본 연구는 현대 생산 기술의 총아인 반도체 생산 공정에서 제조공기 단축과 생산 능력의 극대화를 동시에 추구하는 선형계획법 스케쥴링에 관한 연구이다. 반도체 생산 공정의 생산능력은 병목 공정인 FAB 공정에 의해 좌우된다. 특히 FAB 공정 내의 사진 공정 설비인 스테퍼는 고가의 장비로서 이에 대한 효율적인 재공 관리를 수행하는 것이 생산성의 관건이 되며 일정한 공정이 반복되는 Re-Entrant 형태를 취하고 있으므로 스케쥴링을 위해서는 특별한 수리적 ...
본 연구는 현대 생산 기술의 총아인 반도체 생산 공정에서 제조공기 단축과 생산 능력의 극대화를 동시에 추구하는 선형계획법 스케쥴링에 관한 연구이다. 반도체 생산 공정의 생산능력은 병목 공정인 FAB 공정에 의해 좌우된다. 특히 FAB 공정 내의 사진 공정 설비인 스테퍼는 고가의 장비로서 이에 대한 효율적인 재공 관리를 수행하는 것이 생산성의 관건이 되며 일정한 공정이 반복되는 Re-Entrant 형태를 취하고 있으므로 스케쥴링을 위해서는 특별한 수리적 모델링이 필요하다. 현재까지 대부분의 생산라인에서는 FAB 공정의 물류 흐름에 대한 실제적인 모델링이 어려워 휴리스틱을 이용한 재공 관리를 해왔으나, 본 연구에서는 반도체 공정에 대한 분석을 통해 FAB 공정의 물류 흐름을 병목 공정과 비병목 공정으로 나누어 수리적 모델링을 달성하였고, 그 결과 최적화 방법인 선형계획법을 적용한 스케쥴링을 수립하였다. 제안된 선형계획법 스케쥴링 모델은 총 4 개로서 목적함수와 제약조건에 따라 그 특성이 나뉘어 진다. 본 연구에서는 제조 공기의 단축과 생산량의 최대화를 위한 관리 지표로서 밸런스 지수를 상정하였다. 병목 공정의 분석을 통해 설계한 수리적 모델을 응용하여 적정 밸런스 지수를 달성하기 위한 선형계획법 스케쥴링 모델을 제시하고 실험을 수행하여 실험 결과를 분석하고 기존의 휴리스틱과 결과를 비교하였다. 분석 결과 제안된 밸런스 최소화 모델과 생산량 최대화 모델은 기존의 휴리스틱에 비해 좋은 밸런스를 달성하였고 실제적인 공정에 대한 선형계획법 모델링이 가능함을 확인하여 최적화 방법을 적용한 스케쥴링의 현장 적용의 가능성을 높였다.
본 연구는 현대 생산 기술의 총아인 반도체 생산 공정에서 제조공기 단축과 생산 능력의 극대화를 동시에 추구하는 선형계획법 스케쥴링에 관한 연구이다. 반도체 생산 공정의 생산능력은 병목 공정인 FAB 공정에 의해 좌우된다. 특히 FAB 공정 내의 사진 공정 설비인 스테퍼는 고가의 장비로서 이에 대한 효율적인 재공 관리를 수행하는 것이 생산성의 관건이 되며 일정한 공정이 반복되는 Re-Entrant 형태를 취하고 있으므로 스케쥴링을 위해서는 특별한 수리적 모델링이 필요하다. 현재까지 대부분의 생산라인에서는 FAB 공정의 물류 흐름에 대한 실제적인 모델링이 어려워 휴리스틱을 이용한 재공 관리를 해왔으나, 본 연구에서는 반도체 공정에 대한 분석을 통해 FAB 공정의 물류 흐름을 병목 공정과 비병목 공정으로 나누어 수리적 모델링을 달성하였고, 그 결과 최적화 방법인 선형계획법을 적용한 스케쥴링을 수립하였다. 제안된 선형계획법 스케쥴링 모델은 총 4 개로서 목적함수와 제약조건에 따라 그 특성이 나뉘어 진다. 본 연구에서는 제조 공기의 단축과 생산량의 최대화를 위한 관리 지표로서 밸런스 지수를 상정하였다. 병목 공정의 분석을 통해 설계한 수리적 모델을 응용하여 적정 밸런스 지수를 달성하기 위한 선형계획법 스케쥴링 모델을 제시하고 실험을 수행하여 실험 결과를 분석하고 기존의 휴리스틱과 결과를 비교하였다. 분석 결과 제안된 밸런스 최소화 모델과 생산량 최대화 모델은 기존의 휴리스틱에 비해 좋은 밸런스를 달성하였고 실제적인 공정에 대한 선형계획법 모델링이 가능함을 확인하여 최적화 방법을 적용한 스케쥴링의 현장 적용의 가능성을 높였다.
In semiconductor manufacturing, short-cycle-time based production is important as well as maximization of the production capacity since the customer satisfaction becomes the critical factor in marketing these days. Production capacity in semiconductor manufacturing mostly depends on the bottleneck m...
In semiconductor manufacturing, short-cycle-time based production is important as well as maximization of the production capacity since the customer satisfaction becomes the critical factor in marketing these days. Production capacity in semiconductor manufacturing mostly depends on the bottleneck machines that are the photolithography processes in the fabrication. In this paper the problems are formulated to generate the efficient scheduling of steppers which are the main equipment in the photolithography in order to maximize the production volume under short cycle time. LP formulations are suggested for various objective functions and bottleneck modeling. Semiconductor fabrication lines have multiple objectives to achieve such as maximal production volume, utilization of bottlenecks, balance ratio, cycle time reduction, minimal WIP and so on. Any simple policy cannot give a satisfactory result for the complex manufacturing line management. Experiments have designed so that implementation of WIP flows are based on the setup time situation for the device change, and WIP moving are monitored to reveal the actual flows. Good models can be selected by the performances of objective functions and the validity of the model. The manager of the fabrication line can apply the proper model according to the desired objectives and the line WIP status. LP based scheduling approaches have a limit in implementation. Unexpected break down of the machines, especially bottleneck machines may make the schedules obtained useless. Manufacturing lines require the flexibility always. Rescheduling procedure need to run any time to generate the new schedule implemental for the new status. Dispatching rules are preferable for the real time base scheduling. Therefore it is suggested that LP based scheduling for the given period of time such as one shift of eight hours is found and applied until it is feasible, and dispatching rule is applied at the time of unexpected break down of bottleneck machines. Good dispatching rules and wafer release policy need to be studied for various case of WIP status, Machine status and the production target. Suggested formulations are compared with heuristic dispatching rules by simulation. In conclusion, suggested models are checked validation and get reasonable result. Severe experiments for the models suggested above are next steps in research.
In semiconductor manufacturing, short-cycle-time based production is important as well as maximization of the production capacity since the customer satisfaction becomes the critical factor in marketing these days. Production capacity in semiconductor manufacturing mostly depends on the bottleneck machines that are the photolithography processes in the fabrication. In this paper the problems are formulated to generate the efficient scheduling of steppers which are the main equipment in the photolithography in order to maximize the production volume under short cycle time. LP formulations are suggested for various objective functions and bottleneck modeling. Semiconductor fabrication lines have multiple objectives to achieve such as maximal production volume, utilization of bottlenecks, balance ratio, cycle time reduction, minimal WIP and so on. Any simple policy cannot give a satisfactory result for the complex manufacturing line management. Experiments have designed so that implementation of WIP flows are based on the setup time situation for the device change, and WIP moving are monitored to reveal the actual flows. Good models can be selected by the performances of objective functions and the validity of the model. The manager of the fabrication line can apply the proper model according to the desired objectives and the line WIP status. LP based scheduling approaches have a limit in implementation. Unexpected break down of the machines, especially bottleneck machines may make the schedules obtained useless. Manufacturing lines require the flexibility always. Rescheduling procedure need to run any time to generate the new schedule implemental for the new status. Dispatching rules are preferable for the real time base scheduling. Therefore it is suggested that LP based scheduling for the given period of time such as one shift of eight hours is found and applied until it is feasible, and dispatching rule is applied at the time of unexpected break down of bottleneck machines. Good dispatching rules and wafer release policy need to be studied for various case of WIP status, Machine status and the production target. Suggested formulations are compared with heuristic dispatching rules by simulation. In conclusion, suggested models are checked validation and get reasonable result. Severe experiments for the models suggested above are next steps in research.
주제어
#반도체 FAB 공정 선형계획법 스케쥴링 밸런스 semiconductor scheduling linear programming
학위논문 정보
저자
이준호
학위수여기관
연세대학교 대학원
학위구분
국내석사
학과
컴퓨터·산업시스템공학과
발행연도
2001
총페이지
iv, 48p.
키워드
반도체 FAB 공정 선형계획법 스케쥴링 밸런스 semiconductor scheduling linear programming
※ AI-Helper는 부적절한 답변을 할 수 있습니다.