초록 ▼

용어보기논문에서 용어와 풀이말을 자동 추출한 결과로, 시범 서비스 중입니다. AI-Helper

본 논문에서는 누설전력 소비뿐만 아니라 스위칭 전력 소비를 동시에 줄일 수 있는 새로운 저전력 SRAM 회로를 제안한다. 제안된 저전력 SRAM은 대기모드와 쓰기동작에서는 셀의 소스라인 전압을 V_(SSH)로 증가시키고 읽기동작에서만 소스라인 전압을 다시 V_(SS)가 되도록 동적으로 조절한다. SRAM 셀의 소스라인 전압을 동적으로 조절하면 reverse body-bias 효과, ...

본 논문에서는 누설전력 소비뿐만 아니라 스위칭 전력 소비를 동시에 줄일 수 있는 새로운 저전력 SRAM 회로를 제안한다. 제안된 저전력 SRAM은 대기모드와 쓰기동작에서는 셀의 소스라인 전압을 V_(SSH)로 증가시키고 읽기동작에서만 소스라인 전압을 다시 V_(SS)가 되도록 동적으로 조절한다. SRAM 셀의 소스라인 전압을 동적으로 조절하면 reverse body-bias 효과, DIBL 효과, 음의 V_(GS) 효과를 이용하여 셀 어레이의 누설전류를 1/100 까지 감소시킬 수 있다. 또한 누설전류를 억제하기 위해 사용된 소스라인 드라이버를 이용하여 SRAM의 쓰기동작에서 비트라인 전압의 스윙 폭을 V_(DO)-to-V_(SSH)로 감소시킴으로써 SRAM의 write power를 대폭 감소시킬 수 있고 쓰기동작 중에 있는 셀들의 누설전류 소비도 동시에 줄일 수 있다. 이를 위해 새로운 write driver틀 사용하여 low swing 쓰기동작 시 성능 감소를 최소화 하였다. 누설전력 소비 감소 기법과 스위칭 전력 소비 감소 기법을 동시에 사용함으로써 제안된 SRAM은 특히 미래의 큰 누설전류 소비가 예상되는 70-nm 이하 급 초미세 공정에서 유용할 것으로 예측된다. 70-nm 공정 파라미터를 이용해서 시뮬레이션 한 결과 누설전력 소비의 93%와 스위칭 전력 소비의 43%를 줄일 수 있을 것으로 보인다. 본 논문에서 제안된 저전력 SRAM의 유용성과 신뢰성을 검증하기 위해서 HSPICE를 이용하여 시뮬레이션 검증되었을 뿐 아니라, 0.35-㎛ 2poly-4metal 표준 CMOS 공정에서 32*128 bit SHAM 이 제작 및 측정되었다. 측정 결과 기존의 SRAM에 비해 스위칭 전력이 약 30% 적게 소비점을 확인하였고 사용된 메탈 차폐 레이어로 인해서 V_(DD)-to-V_(SSH) 전압이 약 1.1V 일 때까지 오류 없이 동작함을 관측하였다. 본 논문의 SRAM 스위칭 전력 감소는 I/O의 bit width가 증감하면 더욱더 중요해질 것으로 예상할 수 있다.

Abstract ▼ AI-Helper

A new SRAM circuit with row-by-row activation and low-swing write schemes is proposed to reduce switching power of active cells as well as leakage one of sleep cells in this paper. By driving source line of sleep cells by V_(SSH) which is higher than V_(SS), the leakage current can be reduced to 1/1...

A new SRAM circuit with row-by-row activation and low-swing write schemes is proposed to reduce switching power of active cells as well as leakage one of sleep cells in this paper. By driving source line of sleep cells by V_(SSH) which is higher than V_(SS), the leakage current can be reduced to 1/100 due to the cooperation of the reverse body-bias, Drain Induced Barrier Lowering (DIBL), and negative V_(GS) effects. Moreover, the bit line leakage which may introduce a fault during the read operation can be eliminated in this new SRAM. Swing voltage on highly capacitive bit lines is reduced to V_(DD)-to-V_(SSH) from the conventional V_(DD)-to-V_(SS) during the write operation, greatly saving the bit line switching power. Combining the row-by-row activation scheme with the low-swing write does not require the additional area penalty. By the SPICE simulation with the Berkeley Predictive Technology Modes, 93% of leakage power and 43% of switching one are estimated to be saved in future leakage-dominant 70-nm process. A test chip has been fabricated using 0.35-㎛ CMOS process to verify the effectiveness and feasibility of the new SRAM, where the switching power is measured to be 30% less than the conventional SRAM when the I/O bit width is only 8. The stored data is confirmed to be retained without loss until the retention voltage is reduced to 1.1V which is mainly due to the metal shield. The switching power will be expected to be more significant with increasing the I/O bit width.

주제어