최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기電子工學會論文誌. Journal of the Institute of Electronics Engineers of Korea. SD, 반도체, v.41 no.8 = no.326, 2004년, pp.93 - 98
양병도 (KAIST 전자전산학과) , 김이섭 (KAIST 전자전산학과)
A low power SRAM using elevated source level memory cells is proposed to save the write power of SRAM. It reduces the swing voltages of the bit lines and data bus by elevating the source level of the memory cells from GND to
K. Itoh, K. Sasaki, and Y. Nakagome, 'Trends in low-power RAM circuit technologies,' Proc. IEEE, vol. 83, pp. 524-543, Apr. 1995
K. W. Mai, et. al., 'Low Power SRAM Design Using Half-Swing Pulse-Mode Techniques,' IEEE J. Solid-State Circuits, vol. 33, pp. 1659-1671, Nov. 1998
H. Mizuno and T. Nagano, 'Driving source-line cell architecture for sub-1-V high-speed low-power applications,' IEEE J. Solid-State Circuits, vol. 31, pp. 552-557, Apr. 1996
S. Hattori and T. Sakurai, '90% Write Power Saving SRAM Using Sense-Amplifying Memory Cell,' Symp. on VLSI Circuits, pp. 46-47, 2002
※ AI-Helper는 부적절한 답변을 할 수 있습니다.