최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기In this study, I propose an architecture of low power and small size successive approximation resistor(SAR) ADC(analog to digital converter) with split capacitor array and calibration circuit.
This is an architecture that reduces the size of the capacitor of the upper bit by placing a split cap...
저자 | 강연화 |
---|---|
학위수여기관 | 충북대학교 |
학위구분 | 국내석사 |
학과 | 전자정보공학과 전자정보공학전공 |
지도교수 | 김형원 |
발행연도 | 2021 |
총페이지 | v, 34p. |
키워드 | SAR, ADC, 8bit, 저전력, 보정, SPLIT |
언어 | kor |
원문 URL | http://www.riss.kr/link?id=T15766703&outLink=K |
정보원 | 한국교육학술정보원 |
*원문 PDF 파일 및 링크정보가 존재하지 않을 경우 KISTI DDS 시스템에서 제공하는 원문복사서비스를 사용할 수 있습니다.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.