최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기電子工學會論文誌. Journal of the Institute of Electronics Engineers of Korea. SD, 반도체, v.39 no.1 = no.295, 2002년, pp.76 - 82
이용섭 ((주)하이닉스 반도체) , 곽철호 (강원대학교 전자공학과) , 김정범 (강원대학교 전자공학과)
This paper presents a quaternary-binary decoder, a quaternary logic current buffer, and a quaternary logic full-adder using current-mode multiple-valued logic CMOS circuits. Proposed full-adder requires only 15 MOSFET, 60.5% and 48.3% decrease of devices are achieved compared with conventional binar...
K Wayne Current, 'Current-mode CMOS multiple-valued logic circuits,' IEEE J. Solid-State Circuits, Vol.29, No.2, pp.95-107, Feb.1994
성현경, 윤광섭, '전류 모드 CMOS에 의한 다치연산기 구현에 관한 연구', 전자공학회회지, 제36권, 제8호, pp. 35-45, 1999년 8월
Neil Weste and Kamran Eshraghian, Principles of CMOS VLSI Design, Reading, MA: Addison-Wesley, 1993
Shoji Kawhito, Mchitaka Kameyama, Tatsuo Higuchi, and Haruyasu Yamada, 'A 32 32-bit Multiplier Using Multiple-Valued MOS Current-Mode Circuits' IEEE J. Solid-State Circuits, Vol.23, No.l, Feb. 1988
Jae-Yoon Sim, Yong-Soo Sohn, Seung-Chan Heo, Hong-June Park, and Soo-In cho, 'A lGb/s Bidirectional I/O Buffer Using the Current-Mode Scheme' IEEE J. Solid-State Circuits, Vol.34, No.4, April. 1999
R. Jacob Baker, Harry W. Li David E. Boyce, CMOS Circuit Design, Layout, and Simulation, IEEE Press, 1998
※ AI-Helper는 부적절한 답변을 할 수 있습니다.