선택한 단어 수는 입니다.
최소 단어 이상 선택하여야 합니다.
최소 단어 이상 선택하여야 합니다.
선택한 단어 수는 30입니다.
최대 10 단어까지만 선택 가능합니다.
최대 10 단어까지만 선택 가능합니다.
문제 정의
- 본 논문은 플래시 및 바이트 소거형 EEPROM 을 위한 고집적, 저 전압 프로그래밍이 가능한 SONOS 비휘발성 기억소자를 실현하는데 목적을 두고 있다. 이를 위하여 0.
제안 방법
- 소자격리를 위해 1050℃ 에서 습식산화 방법으로 4000 A의 필드 산화막을 성장하였다. 850 笆에서 습식산화 방법으로 100 A 의 표면 산화막을 성장시킨 후 n 웰과 p 웰을 형성하기 위하여 각각 3* 1P 와 11B+ 이온을 주입에너지와 주입량을 다르게 하여 3번 이온주입 후 1000 ℃에서 열처리하여 리트로그레이드 트윈 웰을 형성하였다. 게이트 절연막은 실리콘 기판 위에 터널링 산화막, 질화막, 그리고 블로킹산화막을 차례로 적층하였다.
- 각각 다른 프로그램과 소거전압으로 프로그래밍하여 임의의 값을 갖도록 소자의 문턱전압을 조절한 후경과 시간에 따른 문턱전압을 측정하였다. 프로그램 시간은 50 ms, 소거시간은 1000 ms로 동일하게 하였다.
- 4 V로 결정하였다[9]. 감지불능준위의 기준은 오랜 기억유지 시간을 얻기 위하여 전기적 스트레스를 전혀 인가한 적이 없는, 즉 소자제작공정에서 조정된 문턱 전압으로 결정하였다. 그림 4에서 보는 바와 같이 프로그램 상태의 문턱전압은 경과시간에 따라서 선형적으로 감소하며, 감쇠율은 문턱전압에 크게 의존하지 않음을 알 수 있다.
- 850 笆에서 습식산화 방법으로 100 A 의 표면 산화막을 성장시킨 후 n 웰과 p 웰을 형성하기 위하여 각각 3* 1P 와 11B+ 이온을 주입에너지와 주입량을 다르게 하여 3번 이온주입 후 1000 ℃에서 열처리하여 리트로그레이드 트윈 웰을 형성하였다. 게이트 절연막은 실리콘 기판 위에 터널링 산화막, 질화막, 그리고 블로킹산화막을 차례로 적층하였다. 먼저, 터널링산화막은 900℃에서 질소로 희석시킨 산소(。2 5%)를 사용하여 상압에서 건식 산화하였다.
- 5 V, 10 ms의 프로그램 전압을 인가하여 프로그램 상태의 문턱전압을 측정하였다. 그런 다음, 프로그램 상태에 있는 소자의 게이트에 -8.5 V, 300 ms의 전압을 인가하여 소거상태로 스위칭 한 후 소자의 문턱 전압을 측정하였다. 그림 7에서 보는 바와 같이 프로그램과 소거상태에서 측정된 SONOS 트랜지스터의 문턱전압 폭은 최대값과 최소값의 차이 (zIVth)가 각각 0.
- 세 번째로 SONOS 트랜지스터가 열화되더라도 과도소거로 인하여 선택된 트랜지스터와 선택되지 않은 트랜지스터를 구분 할 수 있는지, 또 프로그램과 소거 상태를 구분할 수 있는지를 조사하였다. 네 번째로 부유 게이트형 소자구조에서 문제가 되고있는 과도소거현상이 전하 트랩형 소자구조에서는 발생하는지를 알아보기 위하여 프로그램과 소거상태에서 200 mtn 웨이퍼의 각 위치에 따른 문턱전압 분포를 조사하였다. 마지 막으로 바이트 소거형 EEPROM과 일괄 소거형 플래시 EEPROM의 응용을 위한 각각의 프로그래밍 조건을 적용하여 전기적 내구성을 조사하였다.
- 먼저, 바이트 소거형 및 일괄 소거형 플래시 EEPROM 응용을 위한 SONOS 트랜지스터의 프로그램 특성과 소거 특성을 조사하였다. 두 번째로 SONOS 트랜지스터의 기억유지특성을 조사하였다. 세 번째로 SONOS 트랜지스터가 열화되더라도 과도소거로 인하여 선택된 트랜지스터와 선택되지 않은 트랜지스터를 구분 할 수 있는지, 또 프로그램과 소거 상태를 구분할 수 있는지를 조사하였다.
- 네 번째로 부유 게이트형 소자구조에서 문제가 되고있는 과도소거현상이 전하 트랩형 소자구조에서는 발생하는지를 알아보기 위하여 프로그램과 소거상태에서 200 mtn 웨이퍼의 각 위치에 따른 문턱전압 분포를 조사하였다. 마지 막으로 바이트 소거형 EEPROM과 일괄 소거형 플래시 EEPROM의 응용을 위한 각각의 프로그래밍 조건을 적용하여 전기적 내구성을 조사하였다.
- 0 nm로 스케일링된 SONOS 트랜지스터를 제작하였다. 먼저, 바이트 소거형 및 일괄 소거형 플래시 EEPROM 응용을 위한 SONOS 트랜지스터의 프로그램 특성과 소거 특성을 조사하였다. 두 번째로 SONOS 트랜지스터의 기억유지특성을 조사하였다.
- 먼저, 소자의 게이트에 20 sec 동안 -7 V의 전압을 인가하여 소거상태가 되도록 측정 초기상태의 문턱 전압을 1.0~ 1.1 V로 조절한 상태에서 +8.5 V, 10 ms의 프로그램 전압을 인가하여 프로그램 상태의 문턱전압을 측정하였다. 그런 다음, 프로그램 상태에 있는 소자의 게이트에 -8.
- :10 L/min인 혼합가스를 사용해서 습식 산화방법으로 질화막 위에 성장시켰다. 블로킹 산화막의 두께와 블로킹 산화막 성장후의 최종질화 막 두께를 정확히 결정하기 위하여 XTEM (cross sectional transmission electron microscopy) 분석을 실시하였으며, 블로킹산화막과 질화 막의 두께는 각각 2.5 ran와 4.0 nm로 확인되었다. 소오스와 드레인은 LDD 구조이며, n 채널 소자의 경우 펀치스루우(punch-through) 현상을 방지하기 위하여 n- S/D 이온주입 전에 1* 1B를 사용한 halo 이온주입 공정을 적용하였다.
- 두 번째로 SONOS 트랜지스터의 기억유지특성을 조사하였다. 세 번째로 SONOS 트랜지스터가 열화되더라도 과도소거로 인하여 선택된 트랜지스터와 선택되지 않은 트랜지스터를 구분 할 수 있는지, 또 프로그램과 소거 상태를 구분할 수 있는지를 조사하였다. 네 번째로 부유 게이트형 소자구조에서 문제가 되고있는 과도소거현상이 전하 트랩형 소자구조에서는 발생하는지를 알아보기 위하여 프로그램과 소거상태에서 200 mtn 웨이퍼의 각 위치에 따른 문턱전압 분포를 조사하였다.
- 0 nm로 확인되었다. 소오스와 드레인은 LDD 구조이며, n 채널 소자의 경우 펀치스루우(punch-through) 현상을 방지하기 위하여 n- S/D 이온주입 전에 1* 1B를 사용한 halo 이온주입 공정을 적용하였다.
- cm의 저항율과 (100) 방향을 갖는 200 nun의 p 형 실리콘을 사용하였다. 소자격리를 위해 1050℃ 에서 습식산화 방법으로 4000 A의 필드 산화막을 성장하였다. 850 笆에서 습식산화 방법으로 100 A 의 표면 산화막을 성장시킨 후 n 웰과 p 웰을 형성하기 위하여 각각 3* 1P 와 11B+ 이온을 주입에너지와 주입량을 다르게 하여 3번 이온주입 후 1000 ℃에서 열처리하여 리트로그레이드 트윈 웰을 형성하였다.
- 질화막이 스케일링된 SONOS 비휘발성 기억소자는 11개의 마스크와 13번의 사진식각 공정이 적용되는 0.35 ㎛ 리트로그레이드 트윈 웰 CMOS 공정기술을 사용하여 제작하였다. 웨이퍼는 9~12 Q .
대상 데이터
- 200 mm 웨이퍼의 각 위치에 따른 프로그램과 소거 상태에서의 문턱전압을 정확히 조사하기 위하여 69개의 SONOS 트랜지스터를 모두 측정하였다. 먼저, 소자의 게이트에 20 sec 동안 -7 V의 전압을 인가하여 소거상태가 되도록 측정 초기상태의 문턱 전압을 1.
- 웨이퍼는 9~12 Q . cm의 저항율과 (100) 방향을 갖는 200 nun의 p 형 실리콘을 사용하였다. 소자격리를 위해 1050℃ 에서 습식산화 방법으로 4000 A의 필드 산화막을 성장하였다.
- 먼저, 터널링산화막은 900℃에서 질소로 희석시킨 산소(。2 5%)를 사용하여 상압에서 건식 산화하였다. 성장된 터널링산화막의 두께는 분광 엘립소미터 (spectroscopic ellipsometer)로 측정하였으며, 200 mm 웨이퍼의 상, 중, 하, 좌, 우의 위치에서 측정된 두께는 각각 2.4 nm, 2.5 nm, 2.4 nm, 2.3 nm, 2.3 nm이었다. 질화막은 770℃ 에서 SiHaCh 와 NH3의 혼합 가스(SiH2C12:NH3=30 sccm:330 seem)를 반응시켜 55 Pa의 감압로에서 터널링 산화막 위에 증착하였으며, 증착율은 11.
- 있다. 이를 위하여 0.35 ㎛ CMOS 표준논리 공정기술을 사용하여 블로킹산화막 및 터널링 산화막의 두께는 각각 2.5 nm, 2.4 nm이고 질화막의 두께가 4.0 nm로 스케일링된 SONOS 트랜지스터를 제작하였다. 먼저, 바이트 소거형 및 일괄 소거형 플래시 EEPROM 응용을 위한 SONOS 트랜지스터의 프로그램 특성과 소거 특성을 조사하였다.
성능/효과
- 0.35 剛 CMOS 표준논리공정기술을 사용하여 제작된 SONOS 트랜지스터는 ±8.5 V의 낮은 프로그래밍 전압과 10년의 기억유지능력을 나타내었으며, 고쳐 쓰기를 많이 하더라도 누설전류가 작기 때문에 과도소거로 인한 읽기 오동작의 문제가 없으며, 프로그램과 소거상태를 정확히 판독할 수 있었다. 프로그램과 소거상태에서 측정한 SONOS 트랜지스터의 문턱전압 분포는 폭이 좁게 나타났으며, 부유 게이트형 소자구조에서 문제가 되고 있는 과도 소거 현상이 전하 트랩형 소자구조에서는 발생하지 않음을 알 수 있었다.
- 5 V의 일정한 전압이 인가되며 소오스와 기판은 접지된다. 2乂1。5 프로그램/소거 반복 후에도 프로그램/소거 반복 전과 같이 프로그램 상태보다 소거상태의 드레인 전류가 2 오더(1建) 큰 값을 나타내었다. 이것은 SONOS 트랜지스터 가열화 되더라도 두 상태를 정확히 판단할 수 있다는 것을 의미한다.
- 5 V, 소오스와 드레인은 플로팅, 기판은 +3 V가 인가되며, 게이트와 기판 사이에는 결과적으로 -&5 V가 인가됨으로서 소자의 채널로부터 터널링산화막을 직접 터널링하여 질화막내의 트랩으로 홀이 주입되게 된다. 따라서 일괄 소거형 플래시 EEPROM을 위한 SONOS 트랜지스터의 소거 특성은 바이트 소거형 EEPROM을 위한 소거 특성과 동일하게 나타났다. 그리고 -8.
- 이것은 소오스와 드레인 영역으로부터 전자가 MFN(modified Fowler-Nordheim) 터널링에 의해 터널링산화막을 통과하여 질화막내의 트랩으로 주입 되 게 한다. 따라서 일괄 소거형 플래시 EEPROM을 위한 SONOS 트랜지스터의 프로그램 특성 은 바이 트 소거형 을 위한 프로그램 특성 과 동일하게 나타났다.
- 이것은 SONOS 트랜지스터 가열화 되더라도 두 상태를 정확히 판단할 수 있다는 것을 의미한다. 또한 기판의 바이어스가 증가할수록 두 전류간의 차이는 감소함을 알 수 있다.
- 프로그램과 소거상태에서 측정한 SONOS 트랜지스터의 문턱전압 분포는 폭이 좁게 나타났으며, 부유 게이트형 소자구조에서 문제가 되고 있는 과도 소거 현상이 전하 트랩형 소자구조에서는 발생하지 않음을 알 수 있었다. 바이트 소거형 EEPROM을 위한 프로그래밍 조건에서는 프로그램과 소거동작이 모두 채널영역을 통하여 이루어지는 반면, 일괄 소거형 플래시 EEPROM을 위한 프로그래밍 조건에서는 소오스와 드레인 영역만을 이용하여 프로그램하고, 소거 할 때는 채널 영역만을 이용하기 때문에 열화현상이 감소되었으며, 게이트에 인가되는 프로그래밍 전압을 감소시켜 3 V 저전압 단일전원을 실현 할 수 있었다.
- 5 V의 낮은 프로그래밍 전압과 10년의 기억유지능력을 나타내었으며, 고쳐 쓰기를 많이 하더라도 누설전류가 작기 때문에 과도소거로 인한 읽기 오동작의 문제가 없으며, 프로그램과 소거상태를 정확히 판독할 수 있었다. 프로그램과 소거상태에서 측정한 SONOS 트랜지스터의 문턱전압 분포는 폭이 좁게 나타났으며, 부유 게이트형 소자구조에서 문제가 되고 있는 과도 소거 현상이 전하 트랩형 소자구조에서는 발생하지 않음을 알 수 있었다. 바이트 소거형 EEPROM을 위한 프로그래밍 조건에서는 프로그램과 소거동작이 모두 채널영역을 통하여 이루어지는 반면, 일괄 소거형 플래시 EEPROM을 위한 프로그래밍 조건에서는 소오스와 드레인 영역만을 이용하여 프로그램하고, 소거 할 때는 채널 영역만을 이용하기 때문에 열화현상이 감소되었으며, 게이트에 인가되는 프로그래밍 전압을 감소시켜 3 V 저전압 단일전원을 실현 할 수 있었다.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.