$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

고속 저잡음 PLL 클럭 발생기
A High Speed and Low Jitter PLL Clock generator 원문보기

電子工學會論文誌. Journal of the Institute of Electronics Engineers of Korea. TE, 전문기술교육, v.39 no.3, 2002년, pp.1 - 7  

조정환 (金浦大學 電子情報系列) ,  정정화 (漢陽大學校 電子電氣컴퓨터工學部)

초록
AI-Helper 아이콘AI-Helper

본 논문에서는 다중 PFD(Phase Frequency Detector)와 적응 전하펌프 회로를 설계하여 지터 잡음 특성과 주파수 획득 과정을 향상시킨 새로운 PLL 클럭 발생기를 제안한다. 기존의 PLL은 넓은 데드존과 듀티 사이클 특성을 갖고 있기 때문에 지터잡음을 발생하고, 긴 지연시간 때문에 고속 동작에는 부적합하다. 본 논문에서는 이러한 문제를 해결하기 위하여, TSPC(True Single Phase Clocking) 회로를 이용하여 다중 구조를 갖는 PFD를 설계하였다. 데드존 특성, 듀티 사이클의 제한조건을 개선할 수 있도록 회로를 설계하였으며, 탁월한 지터잡음 성능을 향상시킬 수 있었다. 또한 적응 전하펌프 회로를 사용하여 PLL을 설계하였으며 루프필터의 전하펌프 전류를 증가시킴으로써 주파수 획득 특성을 개선 할 수 있었다. Hspice 시뮬레이션을 수행한 결과, 제안한 PLL은 데드존이 0.01ns 미만이고, 입력신호의 듀티 사이클에 무관하며, 50ns의 빠른 획득시간을 갖는 것을 확인할 수 있었다. 따라서 제안된 회로는 고성능 마이크로프로세서 및 디지털시스템에 적용될 수 있다.

Abstract ▼ AI-Helper 아이콘AI-Helper

This paper presents a new PLL clock generator that can improve a jitter noise characteristics and acquisition process by designing a multi-PFD(Phase Frequency Detector) and an adaptive charge pump circuit. The conventional PLL has not only a jitter noise caused from such a demerit of the wide dead z...

주제어

#PFD   #PLL   #dead zone   #duty cycle   #charge pump  

참고문헌 (8)

  1. B. Razavi, Monolithic Phase-Locked Loops and Clock Recovery Circuits : Theory and Design, IEEE Press, 1996 

  2. Kyoohyun Lim et al, 'A Low-Noise Phase-Locked Loop Design by Loop Bandwidth Optimization,' IEEE JSSC, Vol. 35, No. 6, pp. 807-815, June 2000 

  3. Sungjoon Kim et al., 'A 960Mbps/pin Interface for Skew-Tolerant Bus Using Low Jitter PLL,' IEEE JSSC, Vol. 32, No.5, pp.691-699, May 1997 

  4. D. W. Boerstler, 'A Low-Jitter PLL Clock Generator for Microprocessors with Lock Range of 340-612 MHz,' IEEE JSSC, Vol. 34, No. 4, pp.513-519, Apr. 1999 

  5. Henrik O. Johansson, 'A Simple Precharged CMOS Phase Frequency Detector,' IEEE JSSC, Vol. 33, No. 2, pp. 295-299, Feb. 1998 

  6. Jung-Dong Cho, et al., 'A High-Speed, Low-Power Phase Frequency Detector and Charge-Pump Circuits for High Frequency Phase-Locked Loops,' IEICE Trans. Fundamentals, Vol. E82-A, No. 11, pp. 2514-2520, Nov. 1999 

  7. Tae-Hun Kim and Beomsup Kim, 'Dual-loop Digital for Adaptive Clock Recovery,' in Proc. IEEE JSSC, Vol. 4, pp. 410-414, July 1999 

  8. W. Rhee, 'Design of Low-Jitter 1-GHZ Phase-Locked Loops for Digital Clock Generation,' in Proc. IEEE Sympo. on Cir. and Sys, Vol. 2, pp. 520-523, May 1999 

저자의 다른 논문 :

관련 콘텐츠

저작권 관리 안내
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로