The ever increasing popularity and acceptance in the market place of portable systems, such as cell phones, PDA, notebook PC, etc., are fueling effects in further miniaturizing and lowering power consumption in these systems. The dynamic power consumption due to the CPU activities and the static pow...
The ever increasing popularity and acceptance in the market place of portable systems, such as cell phones, PDA, notebook PC, etc., are fueling effects in further miniaturizing and lowering power consumption in these systems. The dynamic power consumption due to the CPU activities and the static power consumption due to leakage currents are two major sources of power consumption. Smaller devices and a lower de voltage lead to reducing the power requirement, while better insulation and isolation of devices lead to reducing leakage currents. All these can be harnessed in the SOI (silicon-on-insulator) technology. In this study, the key aspects of the SOI technology, mainly device electrical properties and device processing steps, are briefly reviewed. The interesting materials issues, such as SOI structure formation and SOI wafer fabrication methods, are then surveyed. In particular, the recent technological innovations in two major SOI wafer fabrication methods, namely wafer bonding and SIMOX, are explored and compared in depth. The results of the study are nixed in that, although the quality of the SOI structures has shown great improvements, the processing steps are still found to be too complex. Between the two methods, no clear winner has yet emerged in terms of the product quality and cost considerations.
The ever increasing popularity and acceptance in the market place of portable systems, such as cell phones, PDA, notebook PC, etc., are fueling effects in further miniaturizing and lowering power consumption in these systems. The dynamic power consumption due to the CPU activities and the static power consumption due to leakage currents are two major sources of power consumption. Smaller devices and a lower de voltage lead to reducing the power requirement, while better insulation and isolation of devices lead to reducing leakage currents. All these can be harnessed in the SOI (silicon-on-insulator) technology. In this study, the key aspects of the SOI technology, mainly device electrical properties and device processing steps, are briefly reviewed. The interesting materials issues, such as SOI structure formation and SOI wafer fabrication methods, are then surveyed. In particular, the recent technological innovations in two major SOI wafer fabrication methods, namely wafer bonding and SIMOX, are explored and compared in depth. The results of the study are nixed in that, although the quality of the SOI structures has shown great improvements, the processing steps are still found to be too complex. Between the two methods, no clear winner has yet emerged in terms of the product quality and cost considerations.
* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.
문제 정의
이와 같은 SOI 소자의 여러가지 장점 때문에, 소자 구현에 필요한 S01 재료에 대한 관심이 늘고 있다. 다음 장부터는 SOI 재료 개발에 있어서 분수령이 되었던 FIPOS, 웨이퍼 본딩, SIMOX 기술의 핵심을 분석하고, 이 중 상업화에 성공한 웨이퍼 본딩과 S1M0X 기술을 완성된 SOI 웨이퍼의 구조(structure) 및 질(quality) 관점에서 1대 1로 비교 고찰하여, 향후 차세대 소자가 요구하는 매우 얇은 S01 층의 두께, 향상된 S01 층 및 BOX 층의 질, 그리고 우수한 SOI/BOX 계면의 질을 보증하는데 있어서의 우위를 가늠해 보고자 한다.
본 논문에서는 최근 관심이 증대되고 있는 SOI 소자의 특성과 소자 제작에 필요한 SOI 웨이퍼의 주요 제조방법을 논하였다. 휴대전화기, 노트북 PC 등 이동성이 뛰어난 정보전자제품의 수요가 증가되고 있으며, 이들 제품의 소비전력의 감소가 매우 중요해 진 요즈음보다 향상된 절연으로 누설전류를 감소시킬 수 있고, 소자의 축소가 가능하며, 소자 제조공정을 단순화 시킬 수 있는 SOI 기술은 매우 매력적임을 알 수 있다.
제안 방법
기술적인 면에서 SIMOX 방법을 실행하는데 있어 선행되어야 할 사항은 빠르게 다량의 300 mm와 같은 큰 직경의 웨이퍼를 임플란트 할 수 있는 처리량(throughput) 을 가진 고 에너지 임플란트 시스템을 개발하는 것과, 임플란트 에너지 및 양(dose), 그리고 어닐링 환경, 온도 및 시간과 연관된 균일하고 밀도 있는 BOX 층 및 양질의 SOI 층을 형성하는 방법을 개발하는 재료실험이다. 과거 임플란트 시스템은 주로 소스, 드레인, 채널 등 웨이퍼 표면에 위치한 소자의 특정 부위를 선택적으로 임플란트 하는데 사용되어 상대적으로 낮은 에너지 및 처리속도를 가진 시스템이 개발되어 사용되었으나, SIMOX 공정에 사용되는 임플란트 시스템은 웨이퍼 표면에서 깊숙이 웨이퍼 전체에 대하여 임플란트 해야 함으로 그 에너지와 처리속도가 매우 높아야 한다고 볼 수 있다.
이 방법은 실리콘 웨이퍼 위에 옥사이드를 기르고, 그 위에 폴리실리콘 에피 층 을 증착한 후, 레이저, 램프 등의 열원을 사용하여 재결정 (recrystallize) 시켜 SOI 층을 형성하는 것이다. 이 방법은 여러 기술적 어려움으로 인해 재결정된 실리콘에 피층의 질이 대체로 불량하여 아직은 광범위한 호응을 얻고 있지 못하므로, 본 장에서는 현재 가장 진보된 단계에 와 있는 웨이퍼 본딩 및 SIMOX 방법만을 비교 평가 하고자 한다. 현재 이 두 가지 방법은 모두 광범위 하게 상용화되고 있어, 어느 한 방법에 우위를 점하는 것을 매우 어려운 일이라 하겠다.
휴대전화기, 노트북 PC 등 이동성이 뛰어난 정보전자제품의 수요가 증가되고 있으며, 이들 제품의 소비전력의 감소가 매우 중요해 진 요즈음보다 향상된 절연으로 누설전류를 감소시킬 수 있고, 소자의 축소가 가능하며, 소자 제조공정을 단순화 시킬 수 있는 SOI 기술은 매우 매력적임을 알 수 있다. 이러한 이유로 증가하는 SOI 소자의 수요와 맞물려 SOI 웨이퍼의 수요 또한 증가하고 있는데, 현재 광범위하게 호응을 얻고 있는 웨이퍼 본딩 및 SIMOX 방법을 심도 있게 고찰하고 비교분석하였다. 기존의 SOI 소자 디자인 및 공정의 요구사항을 만족시키고 있는 이 두 가지 방법의 미래는 차세대 소자가 요구하는 매우 얇은 SOI 층의 두께, 향상된 SOI 층 및 BOX 층의 질, 그리고 우수한 SOI/BOX 계면의 질에 달려있으며, 이 두 방법 중 어느 하나가 모든 점에 대해 우위를 점할 수 없을 것으로 보임에 따라 개개의 소자별로 선택적으로 사용될 것으로 판단된다.
성능/효과
이에 따라 SOI 층 과 BOX 층의 질 및 두께에 대한 보다 정밀한 제어가 요구되며, SOI 층과 BOX 층 계면의 질이 향상되어야 할 것이라고 예측할 수 있다. 이 중 SOI 층의 두께를 조절하는데 있어서는, 산소 이온 임플란트 후 어닐링 과정에서 웨이퍼 표면을 적정 두께만을 남기고 산화시켜 제거할 수 있는 SIMOX 방법이 유리하다고 볼 수 있고, 반면 SOI 층 및 BOX 층 질의 제어라든가 계면의 질 향상에 관하여서는 웨이퍼 본딩 방법이 더 유리하리라고 판단된다. 이렇게 둘 모두 장단점이 있으므로 두 방법 중의 하나가 향후 우위를 점하리라고 예측되기 보다는 개별 소자의 설계 및 공정에 적합한 구조 및 질을 제공 할 수 있는 방법이 소자별로 선별되리라 판단된다.
l/crrF로 LD-SIMOX 웨이퍼에 비해 bonded wafer가 우수하며, dielectric breakdown의 경우에도 각각 >5MV/cm, >6MV/cm로 bonded wafer가 약간 우세하다. 이러한 비교결과를 종합 해 볼 때, SOI 층의 두께 제어에 있어서는 SIMOX 방법이 우세하지만 SOI 층과 BOX 층의 질에 있어서는 웨이퍼 본딩 방법이 보편적으로 우세한 것으로 판단된다.
K. Barla, J. J. Yon, R. Herino, and G. Bomchil, Insulating Films on Semiconductors, ed. J. J. Simonne and J. Buxo, p.53, Elsevier Science Publishers B.V. (North-Holland) (1986)
J. D. Benjamin, J. M. Keen, A. G. Cullis, B. Innes, and N. G. Chew, Appl, Phys. Lett., 49, 716 (1986)
K. Sakaguchi, K. Yanagita, H. Kurisu, H. Suzuki, K. Ohrni, and T. Yonehara, PV99-3, Silicon-on-Insulator Technology and Devices, ed. P. L. Hemment, p.117, The Electrochemical Society, Pennington (1999)
K. Sakaguchi, K. Yanagita, H. Kurisu, H. Suzuki, K. Ohmi, and T. Yonehara, SSDM 2000 Extended Abstracts, p.484, The Japan Society of Applied Physics, Yokohama (2000)
N. Sato, S. Ishii, T. Yonehara, PV2000-13, CVD, ed. M. D. Allendorf and M. L. Hitchman, p.435, The Electrochemical Society, Pennington (2000)
K. Sakaguchi and T. Yonehara, Solid State Technology, June 2000, p.88
J.-P, Colinge, Silicon-on-Insulator Technology: Materials to VLSI, 2nd ed., p.50, Kluwer Academic Publishers, Boston (1997)
N. Sato and T. Yonehara, Appl. Phys. Lett., 65, 1924 (1994)
R. E. Bendernagel, K. S. Choe, B. Davari, K. E. Fogel, D. K. Sadana, G. G. Shahidi, S. Tiwari, United States Patent, No.: US 6,800,518 82, October 5, 2004
SEMI M47-1101, Specification for Silicon-on-Insulator (SOI) Wafers for CMOS LSI Applications, Semiconductor Equipment and Materials International (2001)
※ AI-Helper는 부적절한 답변을 할 수 있습니다.