선택한 단어 수는 입니다.
최소 단어 이상 선택하여야 합니다.
최소 단어 이상 선택하여야 합니다.
선택한 단어 수는 30입니다.
최대 10 단어까지만 선택 가능합니다.
최대 10 단어까지만 선택 가능합니다.
제안 방법
- C-V 특성을 분석하기 위하여 HP 4284 LCR meter를 이용하여 1 MHz로 고주파 측정을 하였다. 게이트전압은 -20 V에서 20 V까지 인가하였고 암상자에서 실온을 유지하여 측정되었다.
- RIE)으로 10 nm를 식각한 후에 10 nm 두께의 산화막을 생성하였다. 그리고 데미지 회복 효과를 알아보기 위해 SOI 웨이퍼에 반응성 이온 식각을 10 nm 두께로 식각한 후에 10 nm 두께의 희생 산화막(sacrificial oxidation)을 생성하였다. 그 후, BOE 로 식각한 뒤, 10 nm의 산화막을 생성하여 샘플을 제작하였다.
- 기준소자와 플라즈마 식각 데미지가 가해진 소자의 C-V 곡선에서 게이트 산화막의 변화된 총 전하량을 구하기 위하여 미세한 크기의 기생 커패시터 값을 무시하였고, 그때의 C-V 이력곡선 또한 무시할 만큼 작게 측정되었으므로 근사화시켜서 계산하였다. 다음과 같은 공식에 의해 총 커패시턴스의 근사값을 구할 수 있다.
- 분석하였다. 기준이 되는 샘플은 SOI 웨이퍼 위에 10 nm의 두께로 산화막을 생성하였고, 플라즈마 식각 데미지 영향을 알아보기 위한 샘플은 SOI 웨이퍼에 반응성 이온 식각(r&ictive ion etching. RIE)으로 10 nm를 식각한 후에 10 nm 두께의 산화막을 생성하였다. 그리고 데미지 회복 효과를 알아보기 위해 SOI 웨이퍼에 반응성 이온 식각을 10 nm 두께로 식각한 후에 10 nm 두께의 희생 산화막(sacrificial oxidation)을 생성하였다.
- 을 이용하여, 데미지에 의해 변화된 게이트 산화막의 전하량을 구하였다. 플라즈마 식각 데미지에 따른 게이트 산화막 전하량의 값은 1.
- 곡선이 얻어졌다고 판단하였다. 이를 뒷받침하기 위하여 실제 소자와 동일한 구조를 Silvaco사의 Atlas로 시뮬레이션을 수행하였다. 수행한 결과는 그림 5와 같으며, 앞의 공식들을 이용하여 총 전하량(QtgD 구해보면 L29 X 1013 cm”?의 값을 갖는다* 시뮬레이션의 결과를 앞의 그림에서 캐리어의 분포와 측정된 C-V 특성을 비교, 분석하여 상부 계면에 데미지 효과가 발생한 것을 알 수 있다.
- 이를 이용하여 SOI 기판에 MOS 커패시터를 제작하여 측정된 고주파 C-V 특성을 통하여 계면에 미치는 플라즈마 식각 데미지(plasma etch damage)의 영향과 희생 산화(sacrificial oxidation) 공정을 통한 데미지의 회복을 연구하였고 이와 동일한 구조로 시뮬레이션을 동시에 수행함으로써 비교., 분석을 수행하였다.
- 플라즈마 식각 데미지를 확인하기 위하여 각기 다른 공정과정에 따라 3가지 소자 샘플을 제작하여 분석하였다. 기준이 되는 샘플은 SOI 웨이퍼 위에 10 nm의 두께로 산화막을 생성하였고, 플라즈마 식각 데미지 영향을 알아보기 위한 샘플은 SOI 웨이퍼에 반응성 이온 식각(r&ictive ion etching.
대상 데이터
- SOI 기판의 결정 방향은 (XX))방향이다. MOS 구조의 상부 전극은 10 nm 두께의 Au/Ti로 증착했고 게이트 산화막(gate oxide) 의 두께는 lOnm 로 하였다. 그리고 실리콘의 도핑 농도는 N-type ~1(产 로 도핑하였다.
- 이번 연구에서 사용된 SOI 웨이퍼는 SOITEC 사에서 제조된 Smart Cut™ 기술을 사용한 UNIBOND패로서, 실리콘 두께는 50 nm이고 매몰산화층(buried oxide) 두께는 100 nm로 이루어져 있다. SOI 기판의 결정 방향은 (XX))방향이다.
이론/모형
- 게이트전압은 -20 V에서 20 V까지 인가하였고 암상자에서 실온을 유지하여 측정되었다. 이와 동시에 소자의 2-D 시뮬레이션은 Silvaco사의 Atlas로 실제 소자와 동일한 조건의 구조에서 수행하였다. 그림 1은 이번 연구에서 사용한 구조를 나타낸다.
- 또한 반전층 영역의 불균일한 곡선은 반전 영역에서부터 C-V 곡선을 측정하여서 그때의 불완전한 캐리어(easier) 들의 영향과 게이트 누설 전류와 기판의 변위 전류로 인한 효과라 판단된다. 전하량을 구하기 위해 MOS 소자 기반의 공식을 도입하여 계산하였다. SOI 소자에 적용했을 경우에는 여러가지 계면인자나 커패시턴스를 근사시켜서 간략히 계산하도록 하였다.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.