[논문]<tex>$0.13{\\mu}m$</tex> RF CMOS 공정용 스케일러블 인덕터 모델링

김성균; 안성준; 김병성

$0.13{\\mu}m$ RF CMOS 공정용 스케일러블 인덕터 모델링
Scalable Inductor Modeling for $0.13{\\mu}m$ RF CMOS Technology 원문보기

電子工學會論文誌. Journal of the Institute of Electronics Engineers of Korea. TC, 통신, v.46 no.1 = no.379, 2009년, pp.94 - 101

김성균 (성균관대학교 정보통신공학부) , 안성준 (성균관대학교 정보통신공학부) , 김병성 (성균관대학교 정보통신공학부)

초록
AI-Helper

본 논문에서는 RF 집적회로 설계를 위한 $0.13{\mu}m$ RF CMOS용 인덕터 라이브러리를 개발하였다. 스케일러블 모델링을 위해 선폭, 회전수, 내경을 조절하여 다수의 인덕터 패턴을 제작하고, 정확한 패드 효과 보상을 위해 급전 구조를 최적화하였다. 제작된 패턴의 S-파라미터 측정 데이터를 이용하여 각 소자별로 이중-$\pi$ 등가회로 소자값을 추출한 뒤 이 값들을 인덕터의 물리적 설계 변수의 함수로 표현하는 스케일러블 모델링을 수행하였다. 개발된 라이브러리는 표준(standard) 구조와 대칭(symmetric) 구조를 가지는 두 종류의 스케일러블 인덕터 모델을 제공하며, 모델 유효 주파수는 30GHz 또는 자기공진주파수까지이다. 표준구조 인덕터의 경우 $0.12{\sim}10.7nH$의 인덕턴스를, 대칭구조 인덕터의 경우는 $0.08{\sim}13.6nH$의 인덕턴스를 갖는다. 본 연구를 통해 최종적으로 10%이하의 오차를 가지는 RF CMOS용 인덕터 라이브러리를 완성하였다.

Abstract ▼ AI-Helper

This paper presents scalable modeling of spiral inductors for RFIC design based on $0.13{\mu}m$ RF CMOS process. For scalable modeling, several inductor patterns are designed and fabricated with variations of width, number of turns and inner radius. Feeding structures are optimized for accurate de-embedding of pad effects. After measuring the S parameters of the fabricated patterns, double-$\pi$ equivalent circuit parameters are extracted for each device and their geometrical dependences are modeled as scalable functions. The inductor library provides two types of models including standard and symmetric inductors. Standard and symmetric inductors have the range of $0.12{\sim}10.7nH$ and $0.08{\sim}13.6nH$ respectively. The models are valid up to 30GHz or self-resonance frequency. Through this research, a scalable inductor library with an error rate below 10% is developed for $0.13{\mu}m$ RF CMOS process.

주제어

AI 본문요약
AI-Helper

* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.

문제 정의

본 논문에서는 0.13伽 RF CMOS 공정을 이용하여스케일러블 인덕터 모델을 개발하였다. 개발된 인덕터모델은 10% 이하의 오차를 가지며, 자기공진주파수 또는 30冬也까지 유효하다.
인덕터의 평면 구조는 원형, 팔각형, 사각형의 순서로 면적대비 인덕턴스 용량이 증가하나, 사각형, 팔각형, 원형 순으로 Q 값이 우수하기 때문에 팔각형 인덕터가 가장 많이 사용되고 있다. 본 논문에서는 0.13侧 RF CMOS 공정을 이용하여 팔각형 형태의 인덕터를 기본 구조로 하는 라이브러리를 개발하였다.
집적회로는 칩 제작 후 수정이 거의 불가능 하고, 제작 시 많은 비용이 소요되기 때문에 칩 개발 시간 및 비용을 줄이기 위해서는 정확한 모델라이브러리가 필수적이다. 본 논문에서는 3例 두께의 구리 배선 공정을 제공하는 0.13/ffli RF CMOS 공정용인 덕 터 라이브러리 개발을 위한 모델링을 수행하였다. 모델링 과정은 다수의 인덕터 패턴을 제작하고, S 파라미터를 측정한 뒤 패드 효과를 제거한 후 개별 소자에 대한 소신호 등가회로 모델링과, 추출된 등가회로 파라미터를 다시 인덕터의 물리적 설계 변수의 함수로 표현하는 스케일러블 모델링 순서로 진행된다.

제안 방법

Agilent사의 E8364B PNA와 Summit 9000 프로브 스테이션 및 Cascade 150pm G-S-G, 100pm G-S 프로브를 사용하여 인덕터의 2 포트 S-파라미터를 측정하였다. 회로망 분석기의 오차 보정을 위해 SOLT 보정 기법을 사용하였으며 측정 주파수는 100MHz에서 30GHz 이다.
기생 성분 보정을 위해서 그림 4의 open, thru 두 종류의 패턴을 제작하여, S-파라미터를 측정하였다.
(b)와 같이 GS (Ground-Signal) 프로브를 이용하여 측정하도록 패드를 배치하였다. 또한 기판에 의한 잡음과 임피던스의 불확실성을 줄이기 위해 접지된 최하층 금속선을 급전선 아래에 배치하여 마이크로 스트립 라인과 같은 형태로 제작하였다. 이와 같은 형태로 패드 및 급전선을 제작하였을 경우 그림 7에서와같이 선로의 분포효과가 나타나지 않고, 등가 인덕턴스값도 크게 줄어듦을 확인할 수 있다.
13/ffli RF CMOS 공정용인 덕 터 라이브러리 개발을 위한 모델링을 수행하였다. 모델링 과정은 다수의 인덕터 패턴을 제작하고, S 파라미터를 측정한 뒤 패드 효과를 제거한 후 개별 소자에 대한 소신호 등가회로 모델링과, 추출된 등가회로 파라미터를 다시 인덕터의 물리적 설계 변수의 함수로 표현하는 스케일러블 모델링 순서로 진행된다.
물리적 특성을 고려하여 파라미터 값들이 일정한 경향을 가지도록 측정한 S-파라미터로부터 모델 파라미터 값들을 추출하였다. 이상적으로는 해석적 방법으로 파라미터를 추출하는 것이 바람직하나, 기존에 발표된 해석적 방법론들이 다양한 크기의 인덕터에 대해 스케일링 특성을 갖는 유일한 값을 제공하는데 문제가 있어 최적화 방법으로 각 소자에 대한 파라미터를 결정하였다.
인덕터 라이브러리를 개발하기 위해서는 여러 샘플을 이용하여 스케일러블 모델을 완성하여야 한다. 스케일러블 모델 개발을 위해 표 1에서와 같이 9伽 선폭을 갖는 인덕터를 다양한 크기로 제작하였다. 실제 라이브러리는 3, 9, 15/zm 선폭의 인덕터 모델을 필요로 하나 모든 선폭의 소자를 제작하는 것은 개발 비용을 증가시키기 때문에 3, 15例의 선폭의 소자는 9例에서 제작된 스케일러블 모델식을 표 2에 나열된 몇 개의 대표 소자를 통해 스케일링하여 개발하였다.
스케일러블 모델 개발을 위해 표 1에서와 같이 9伽 선폭을 갖는 인덕터를 다양한 크기로 제작하였다. 실제 라이브러리는 3, 9, 15/zm 선폭의 인덕터 모델을 필요로 하나 모든 선폭의 소자를 제작하는 것은 개발 비용을 증가시키기 때문에 3, 15例의 선폭의 소자는 9例에서 제작된 스케일러블 모델식을 표 2에 나열된 몇 개의 대표 소자를 통해 스케일링하여 개발하였다.
값들을 추출하였다. 이상적으로는 해석적 방법으로 파라미터를 추출하는 것이 바람직하나, 기존에 발표된 해석적 방법론들이 다양한 크기의 인덕터에 대해 스케일링 특성을 갖는 유일한 값을 제공하는데 문제가 있어 최적화 방법으로 각 소자에 대한 파라미터를 결정하였다. 특히, 파라미터를 인덕터의 총 길이에 비례하는 경향을 갖도록 추출할 경우⑴ 0.
8例이다. 인덕터 제작 시 두꺼운 최상층 금속 선을 이용하여 금속선의 직렬저항에 의한 손실과 실리콘기판과의 기생 커패시터에 의한 영향을 최소화 하였다.
공정에 따른 층수 및 유전율, 최상층 금속선의 두께 등의 영향으로 그림 10에서 볼 수 있듯이 측정한 인덕턴스 값과 (14)~(16) 수식의 예측값 사이에 차이가 확인되었다. 정확한 인덕턴스 값을 표현하기 위해 추출한 인덕턴스 값의 경향을 고려하여식 (16)의 계수를 수정하고 상수항을 더하여 식 (17) 의인덕턴스 식을 개발하였다.

대상 데이터

나선형 인덕터는 실리콘 기판 위의 다층 기판 상에 금속 선을 이용하여 제작된다. 이러한 인덕터는 평면 구조의 형태에 따라 원형, 팔각형, 사각형 등으로 분류된다.
사용한 RF CMOS 공정은 총 8개의 금속층으로 구성되어 있다. 최상층 금속선의 경우 3.

데이터처리

(3, % 값들은 측정 또는 모의실험을 통해 구한 인덕턴스 데이터들로부터 추출할 수 있으며, 구체적인 상수값은 참고문헌 [4]에서 구할 수 있다. 본 논문에서는인덕턴스 식 (14)716)을 이용하여 얻은 결과와 측정 데이터를 비교하여 그림 10과 같은 결과를 얻었다. 그 결과로부터 monomial 수식이 인덕턴스의 수식으로 가장 적합하다고 판단하였다.
제작된 인덕터 모델의 정확도를 확인하기 위해서 측정 결과와 모델간의 인덕턴스 및 Q 값을 비교하였다. 인덕턴스는 식 (18)을 Q 값은 식 (19)를 이용해 구하였다.

이론/모형

사용하여 인덕터의 2 포트 S-파라미터를 측정하였다. 회로망 분석기의 오차 보정을 위해 SOLT 보정 기법을 사용하였으며 측정 주파수는 100MHz에서 30GHz 이다. 그림 3은 측정을 위해 패드 및 급전선을 추가한 소자 구조이다.

성능/효과

9pm 선폭을 갖는 인덕터의 스케일러블 모델을 바탕으로 선폭 스케일링을 통해 구한 선폭 3, 15例인 인덕터 모델도 각각 평균 5%, 4.3%의 오차를 가짐을 확인하였다.
13伽 RF CMOS 공정을 이용하여스케일러블 인덕터 모델을 개발하였다. 개발된 인덕터모델은 10% 이하의 오차를 가지며, 자기공진주파수 또는 30冬也까지 유효하다. 표준구조 인덕터의 경우 0.
본 논문에서는인덕턴스 식 (14)716)을 이용하여 얻은 결과와 측정 데이터를 비교하여 그림 10과 같은 결과를 얻었다. 그 결과로부터 monomial 수식이 인덕턴스의 수식으로 가장 적합하다고 판단하였다. 공정에 따른 층수 및 유전율, 최상층 금속선의 두께 등의 영향으로 그림 10에서 볼 수 있듯이 측정한 인덕턴스 값과 (14)~(16) 수식의 예측값 사이에 차이가 확인되었다.
스케일러블한 모델을 만들기 위해서는 파라미터 추출을 용이하게 하기 위해 파라미터 숫자를 최소화하면서 인덕터의 특성을 잘 표현하는 모델이 필요하다. 단일『모델의 경우 파라미터 숫자가 적고 추출이 용이하지만, 회전수가 작은 경우에만 효과적이며, 회전수가 4회 이상으로 증가하면 높은 주파수에서 정확도가 현격히 떨어지기 때문에 근래에는 이중『모델이 널리 이용되고 있다S 이중 筑-모델도 다양한 변형이 가능하나, 모의실험 결과로부터 그림 8의 등가회로가 다양한 크기의 인덕터에 대해 인덕터의 특성을 잘 표현하면서 간단한 형태로, 스케일러블 모델 식을 개발하기에 알맞음을 확인하였다.
6nH의 인덕턴스를 가진다. 본 연구의 결과로 정확한 인덕터 모델을 얻음으로써, 칩 개발 시 정확한 시뮬레이션 결과를 바탕으로 개발 시간 및 비용을 줄일 수 있는 계기를 마련하였다.

참고문헌 (6)

F. Huang and J. Lu, "Frequency-Independent Asymmetric Double-Equivalent Circuit for On-Chip Spiral Inductors : Physics-Based Modeling and Parameter Extraction," IEEE J. Solid-State Circuits, vol. 41, no. 10, pp. 2272？2283, Oct. 2006

상세보기
A. C. Watson and D. Melendy, "A Comprehensive Compact-Modeling Methodology for Spiral Inductors in Silicon-Based RFICs," IEEE Trans. Microwave Theory Tech., vol. 52, no 3, pp. 849-857, Mar. 2004

상세보기
Y. Cao and R. A. Groves, "Frequency- Independent Equivalent-Circuit Model for On-Chip Spiral Inductors," IEEE J. Solid-State Circuits, vol. 38, no. 3, pp. 419-426, Mar. 2003

상세보기
S. S. Mohan and M. M. Hershenson, et al. "Simple Accurate Expressions for Planar Spiral Inductances," IEEE J. Solid-State Circuits, vol. 34, no. 10, pp. 1419-1424, Oct. 1999

상세보기
A. Weisshaar, "Modeling of Interconnects and Spiral Inductors in Silicon RFICs," IMS Workshop, June. 2006
C. P. Yue and C. Ryu, "A Physical Model for Planar Spiral Inductors on Silicon," Electron Devices Meeting, Dec. 1996

저자의 다른 논문 :

표제어: PCR

동의어: Packet Collision Rate

용어 설명 출처 목록 (6)

용어 설명: PCR은 세균 특이성이 있는 primer를 이용하여 적은 수의 세균이 있을지라도 쉽게 검출할 수 있는 유용한 방법이며, 이를 이용하여 구강 내 치면세균막이나 타액에서 직접 세균을 검출할 수 있게 되었다[8].

내보내기 구분	파일저장 인쇄 메일전송
구성항목	기본정보 상세정보 관리번호, 논문명, 저널/프로시딩명, 저자 , 발행년, 권, 호, 시작페이지, 끝페이지, 발행기관 관리번호, 논문명, 대등논문명, 저자 , 저널/프로시딩명, 발행기관, 발행년, 발행언어, 권, 호, 시작페이지, 끝페이지, ISBN, ISSN, 주제분야, 키워드, 초록(한글), 초록(영문), 저자(소속기관)
저장형식	Text(ASCII format) Excel format RefWorks Direct Export RIS format (for Reference Manager, ProCite, EndNote), Scholar's Aids, Mendeley
메일정보	받는사람 (필수) @ 보내는사람 (선택) @ 제목 내용 KISTI 검색결과 이메일 서비스
안내	총 건의 자료가 검색되었습니다. 다운받으실 자료의 인덱스를 입력하세요. (1-10,000) 검색결과의 순서대로 최대 10,000건 까지 다운로드가 가능합니다. 데이타가 많을 경우 속도가 느려질 수 있습니다.(최대 2~3분 소요) 다운로드 파일은 UTF-8 형태로 저장됩니다. 파일의 내용이 제대로 보이지 않을실 때는 웹브라우저 상단의 보기 -> 인코딩 -> 자동선택 여부를 확인하십시오. ~ Text(ASCII format) Excel format

연합인증