[논문]TSV 형성을 위한 DRIE 기술

백규하; 김동표; 박건석; 강진영; 이기준; 도이미

TSV 형성을 위한 DRIE 기술
DRIE Technology for TSV Fabrication 원문보기

한국정밀공학회지 = Journal of the Korean Society for Precision Engineering, v.26 no.12 = no.225, 2009년, pp.32 - 40

백규하 (한국전자통신연구원 RFID) , 김동표 (한국전자통신연구원 RFID) , 박건석 (한국전자통신연구원 RFID) , 강진영 (한국전자통신연구원 RFID) , 이기준 (충남대학교 전자공학과) , 도이미 (한국전자통신연구원 RFID)

초록이 없습니다.

주제어

AI 본문요약
AI-Helper

* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.

문제 정의

그리고 TSV 구조 제작을 위한 Si DRIE 식각 실험 결과와 TSV 절연을 위한 O₃-TEOS 절연층 증착 실험 결과에 대하여 보고하고자 한다.
본 논문에서는 DRIE 공정의 특성을 이해를 돕기 위하여 Garrou16 등과 Jansen17 등이 발표한 문헌에 보고된 TSV 비아 형성에 필요한 빠른 식각속도와 수직 방향 식각 특성을 가지는 DRIE 식각공정 원리, DRIE 장치, DRIE 공정 변수가 식각 특성에 미치는 영향과 공정 중 발생하는 문제점을 해결하는 방법에 대하여 요약하여 설명한다. 그리고 TSV 구조 제작을 위한 Si DRIE 식각 실험 결과와 TSV 절연을 위한 O₃-TEOS 절연층 증착 실험 결과에 대하여 보고하고자 한다.
그러나 TSV 를 형성하기 위하여 수백 ㎛의 Si 웨이퍼를 식각하기 위하여 빠른 식각속도와 비등방성 식각 특성이 필요하다. 앞에 소개된 DR1E 를이용하여 Si 웨이퍼를 식각하는 동안 발생한 문제들 중 LTO 마스크 아래에 Undercut 의 원인과 제거 방법, 식각과 증착이 반복되는 동안 TSV 내부의 표면이 울퉁불퉁하여 지는 Scallop 원인과 제거 방법, 마지막으로 금속 채움을 용이하기 위한 TSV 의 기울기를 제어하는 방법에 대하여 살펴보고자 한다.

제안 방법

Bosch 공정에서 발생하는 Scallop 문제를 해결하기 위하여 기존의 CMOS 공정에서 적용되는 식각과정 중에 식각 방지층을 형성하는 O2 또는 CHF3+C₄F8 가스를 SF6 가스와 같이 공급하고, 기판의 온도를 -100℃ 이하로 낮추는 Cryogenic 공정 제안되었다(Fig. 4). 이 공정을 이용하면 연속적으로 Si 이 식각이 됨으로써 Scallop 이 없는 식각 프로파일을 얻을 수 있다.
2 ㎛ 형성하였다. Litho 공정을 이용하여 1, 2 ㎛, 5 ㎛와 10 ㎛의 선폭의 라인패턴과 10 ㎛ 한 변의 길이와 직경을 가지는 사각패턴과 원형 패턴을 형성하였다. 먼저 LTO 층을 식각 하여 마스크를 형성한 후, SF6/O₂ 플라즈마를 이용하여 Si 식각 공정과 C₄F8 을 이용하여 식각 방지층 형성 공정을 반복하여 90 분 동안 식각되었다.
TSV를 이용한 3차원 패키지 기술은 플래시메모리, DRAM(Dynamic Random Access Memory), SRAM(Static Random Access Memory) 등과 같은 메모리 분야, MEMS(Mechanical Electrical Micro System) 소자분야, 이미지센서, DSP(Digital signal process)와 FPGA(Field-Programmable Gate Array) 같은 마이크로 프로세서와 무선 LAN(Local Area Network)용 증폭기와 같은 무선회로를 탑재한 SiP 모듈 등 다양한 분야에서 적용하고자 한다.mu 또한 자동차, 바이오, 통신 등 분야에서 와이어 본딩접속이나 플립칩 실장을 이용한 전기적 접속이 불안한 단점을 자지고 있으므로, 높은 신뢰성을 확보하기 위하여 TSV 기술 기반 3 차원화 패키징에 관한 연구를 수행하고 있다.
Litho 공정을 이용하여 1, 2 ㎛, 5 ㎛와 10 ㎛의 선폭의 라인패턴과 10 ㎛ 한 변의 길이와 직경을 가지는 사각패턴과 원형 패턴을 형성하였다. 먼저 LTO 층을 식각 하여 마스크를 형성한 후, SF6/O₂ 플라즈마를 이용하여 Si 식각 공정과 C₄F8 을 이용하여 식각 방지층 형성 공정을 반복하여 90 분 동안 식각되었다. 식각과 식각 방지층 형성 공정의 1 사이클 동안 SF6/O₂ 플라즈마를 이용하여 6.
2 초이다. 바라트론 커패시턴스 압력계를 이용하여 압력을 측정하고, Throttle 밸브의 위치를 조절하여 공정 압력을 제어한다. 그리고 SF6 와 C₄F8 공급의 빠른 절환을 위하여 빠른 응답속도를 가지는 MFC(Mass Flow Controller)가 장착되어 있다.
TSV 비아 측벽에 약간의 Scallop 이 형성 되었으나 거의 수직에 가까운 TSV 를 성공적으로 형성하였고, 그 다음 SACV O₃-TEOS 공정을 이용하여 Step coverage 가 우수한 절연증을형성할 수 있었다. 적절한 식각속도 제어와 보호층 형성에 의하여 수직의 식각 형상을 가지는 TSV 비아를 형성할 수 있는 공정을 개발하였다.

대상 데이터

HF, hno3 와 초산 혼합물을 이용하였고, 이 혼합물은 비등방성 식각 특성을 가지고 있다. Si 식각에서 13 ㎛/min 의 높은 식각 속도를 얻었으나, SiO₂, Al 과 PR 에 대한 선택비가 낮기 때문에 잘 제어된 3D Integration 에서는 적합하지 않다.

이론/모형

TSV 제작 후 측벽에 존재하는 폴리머는 6플라즈마를 이용하여 제거하였다. 그리고 TSV 의 절연을 위하여 Ch-TEOS 가 SACVD 법 을 이용하여 l, 700A 가 증착되었다.

성능/효과

9 에서 TSV 의 입구에 Undercut 이 발생하여, O₃-TEOS 박막이 균일하게 형성되지 않을 것으로 생각되었으나, SEM 이미지에서 나타난 바와 같이 비아홀의상단부, 중간부 그리고 하단부 모두에서 거의 비슷한 두께의TEOS 층이 형성된 것이 관찰되었다. SACVD O₃-TEOS 를 이용하여 우수한 Step coverage 를 가지는 절연층을 성공적으로 형성할 수 있었다.
이는 마이크로 로딩 효과와 Knudsen 확산에 의하여 종횡비가 증가하는 경우 식각 가스가 TSV 의 최 하단부까지 전달되지 않고, 또한 이온이 측벽과의 정정기력 반응에 의하여 에너지를 읽기 때문으로 사료된다. TSV 비아 측벽에 약간의 Scallop 이 형성 되었으나 거의 수직에 가까운 TSV 를 성공적으로 형성하였고, 그 다음 SACV O₃-TEOS 공정을 이용하여 Step coverage 가 우수한 절연증을형성할 수 있었다. 적절한 식각속도 제어와 보호층 형성에 의하여 수직의 식각 형상을 가지는 TSV 비아를 형성할 수 있는 공정을 개발하였다.
최근 금속 채움에서 약각 기울어진 식각 프로파일을 가진 경우 채움이 용이하였다. 그리고 sf6/o2와 c4f8 플라즈마를 반복하여 이용하고, LTO 마스크를 이용하여 Si 박막을 식각한 실험에서 비아의 패턴 폭이 작아질수록 식각 속도와 식각 깊이가 감소하였다. 이는 마이크로 로딩 효과와 Knudsen 확산에 의하여 종횡비가 증가하는 경우 식각 가스가 TSV 의 최 하단부까지 전달되지 않고, 또한 이온이 측벽과의 정정기력 반응에 의하여 에너지를 읽기 때문으로 사료된다.
그림 9 의 (b)에는 10 ㎛의 비아홀 패턴에서 역시 수직에 가까운 기울기를 가지는식각 프로파일을 얻었으며, 이때의 식각 깊이가 71 ㎛이었으며, 비아홀 하단부 모서리가 약간 둥근 모양을 가지고 있는 것이 관찰되었다. 라인 패턴의 식각 속도가 비아홀의 식각 속도보다 빨랐으며, 이는 라인패턴의 면적이 비오홀의 면적보다 넓기 때문에 비아홀보다 충분한 라디칼의 공급이 가능하였고, 이온의 에너자 감소가 적은 원인에 의하여 식각 속도가 증가한 것으로 사료된다.
빠른 식각 속도를 얻기 위하여 주로 SF6 또는 SF0O₂ 가스가 Si 을 식각을 위하여 사용되었고, C₄F8 가스가 보호층 형성을 위하여 이용하는 Bosch 공정과 액체 냉각 질소로 Si 웨이퍼를 냉각하여 SF6 와또는 CHF3 를 이용한 장단점을 살펴본 결과, 온도에 대한 식각 방지층의 의존성과 웨이퍼 기판의 결정성의 방향에 따라 식각 특성이 변하는 이유 때문에 Bosch 공정이 일반적으로 이용되고 있다. 플라즈마 식각 변수를 적절하게 조절함에 따라서 식각 공정 후 발생하는 Undercut, Scallop 과 기울기를 제어할 수 있었다. 최근 금속 채움에서 약각 기울어진 식각 프로파일을 가진 경우 채움이 용이하였다.

참고문헌 (28)

Kittla, J. A., Opsomera, K., Popovicia, M., Menoua, N., Kaczera, B., Wanga, X. P., Adelmanna, C., Pawlaka, M. A., Tomidaa, K., Rothschilda, A., Govoreanua, B., Degraevea, R., Schaekersa, M., Zahida, M., Delabiea, A., Meersschauta, J., Polspoela, W., Climaa, S., Pourtoisa, G, Knaepenb, W., Detavernierb, C., Afanas'evc, V. V., Blombergd, T., Pierreuxe, D., Swertse, J., Fischere, P., Maese, J. W., Mangerf, D., Vandervorsta, W., Conarda, T., Franqueta, A., Faviaa, P., Bendera, H., Brijsa, B., Van Elshochta, S., Jurczaka, M., Van Houdta, J. and Woutersa, D. J., "High-k Dielectrics for Future Generation Memory Devices," Microelectronic Engineering, Vol. 86, No. 7-9, pp. 1789-1795, 2009

상세보기
Wu, Y., Chang, C., Wang, C., Kao, C., Kuo, C. and Ku, A., "Impact of Preanneal Process on Threshold Voltage of MOS Transistors for Trench DRAM," Microelectronic Engineering, Vol. 86, No.1, pp. 33-36, 2009

상세보기
Kim, H., Lee, H. and Maeng, W., "Applications of Atomic Layer Deposition to Nanofabrication and Emerging Nano Devices," Thin Solid Films, Vol. 517, No.8, pp. 2563-2580, 2009

상세보기
Samber, M., Grunsven, E., Kums, G., Lugt, A. and Vries, H., "Recent Technology and Material Developments in 3D Packaging and Assembly;" Materials Research Society Symposia Proceedings, Vol. 1112, pp. 189-200, 2009
EMC3D, http://www.emc3d.org/documents/library/marketAnalysis _3 D/Pan%20Pac%203-D%20Technology%20review%20part%20II%20v2.pdf
Charbonnier, J., Henry, D., Jacquet, F., Aventurier, B., Brunet-Manquat, C., Enyedi, G., Bouzaida, N., Lapras, V. and Sinon, N., "Wafer Level Packaging Technology Development for CMOS Image Sensors using Through Silicon Vias," Proceeding of Electronics System Integration Technology Conference, pp. 141-148, 2008
Henry, D., Jacquet, F., Neyret, M., Baillin, X., Enot, T., Lapras, V., Brunet-Manquat, C., Charbonnier, J., Aventurier, B. and SilIon, N., "Through Silicon Vias Technology for CMOS Image Sensors Packaging," Proceeding of Electronic Components and Technology Conference, pp. 556-562, 2008
Ranganathan, N., Ebin, L., Linn, L., Vincent, L., Navas, O., Kripesh, V. and Balasubramanian, N., "Integration of High Aspect Ratio Tapered Silicon Via for Through-Silicon Interconnection," Proceeding of Electronic Components and Technology Conference, pp. 859-865, 2008
http://www.emc3d.org/documents/library/technical/No%201-Semitool-Paul.pdf
Bonkohara, M., Motoyoshi, M., Kamibayashi, K. and Koyanagi, M., "Current and Future Three-Dimensional LSI Integration Technology by "Chip on Chip," "Chip on Wafer," and "Wafer on Wafer"," Materials Research Society Symposia Proceedings, Vol. 970, pp. 35-48, 2007
Li, F., Nicopoulos, C., Richardson, T. and Xie, Y., "Design and Management of 3D Chip Multiprocessors Using Network-in-memory," ACM SIGARCH Computer Architecture News, Vol. 34, No. 2, pp. 130-141, 2006

상세보기
Emma, P. and Kursun, E., "Is 3D Chip Technology the Next Growth Engine for Performance Improvement?," IBM Journal of Research and Development, Vol. 52, No.6, pp. 541-552, 2008

상세보기
Tezzaron Semiconductors, http://www.tezzaron.com/memory/Overview _30_ DRAM.htm
Motoyoshi, M., Nakamura, H., Bonkohara, M. and Koyanagi, M., "Current and Future 3D-LSI Technology for the Image Sensor Devices," Materials Research Society Symposia Proceedings, Vol. 1112, pp. 25-32, 2009
KOSEN, http://www.kosen21.org/nwebzine/webzine _view.jsp?webzine_seq39&board_seq348&data_seq721, 3-Dimensional Microsystem Packaging
Garrou, P., Bower, C. and Ramm, P., "Handbook of 3D Integration Technology and Applications of 3D Integrated Circuits," Wiley-VCH, pp. 47-91, 2008
Jansen, H., de Boer, M., Unnikrishnan, S., Louwerse, M. and Elwenspoek, M., "Black Silicon Method X: a Review on High Speed and Selective Plasma Etching of Silicon with Profile Control: an In-depth Comparison between Bosch and Cryostat DRIE Processes as a Roadmap to Next Generation Equipment," Journal of Micromechanics and Microengineering, Vol. 19, No.3, Paper No. 033001, 2009
Puech, M., Thevenoud, J., Gruffat, J., Launay, N., Arnal, N. and Godinat, P., "Fabrication of 3D Packaging TSV using DRIE," Symp. on Design, Test, Integration and Packaging of MEMS/MOEMS, pp. 109-114, 2008
Shinde, S., Bauer, S., Massad, J. and Hetherington, D., "Front End of Line Through Silicon Via (TSV) Integration," Mater. Res. Soc. Symp. Proc., Vol. 1112, pp. 151-158, 2009
Chekurov, N., Koskenvuori, M., Airaksinen, V.-M. and Tittonen, I., "Atomic Layer Deposition Enhanced Rapid Dry Fabrication of Micromechanical Devices with Cryogenic Deep Reactive Ion Etching," J. Micromech. Microeng., Vol. 17, No.8, pp. 1731-1736, 2007

상세보기
Figueroa, R., Spiesshoefer, S., Burkett, S. and Schaper, L., "Control of Sidewall Slope in Silicon Vias Using $SF_6/O_2$ Plasma Etching in a Conventional Reactive Ion Etching Tool," J. Vac. Sci. Technol. B, Vol. 23, No.5, pp. 2226-2231, 2005

상세보기
Li, R., Lamy, Y., Besling, W., Roozeboom, F. and Sarro, P., "Continuous Deep Reactive Ion Etching of Tapered Via Holes for Three-dimensional Integration," J. Micromech. Microeng., Vol. 18, No. 12, Paper No. 125023, 2008
Mukherjee, P., Kang, M., Zurbuchen, T., Gu, L. and Herrero, F., "Fabrication of High Aspect Ratio Si Nano Gratings with Smooth Sidewalls for a Deep UV-Blocking Particle Filter," J. Vac. Sci. Technol. B, Vol. 25, No.6, pp. 2645-2648, 2007

상세보기
Tezcan, D., Munck, K., De Pham, N., Luhn, O., Aarts, A., De Moor, P., Baert, K. and Van Hoof, C., "Development of Vertical and Tapered Via Etch for 3D through Wafer Interconnect Technology," Proceeding of Electronics Packaging Technology Conference, pp. 22-28, 2006
Ayon, A., Bayt, R. and Breuer, K., "Deep Reactive Ion Etching: a Promising Technology for Micro- and Nanosatellites," Smart Mater. Struct., Vol. 10, No.6, pp. 1135-1144, 2001

상세보기
Yeom, J., Wu, Y. and Shannon, M., "Critical Aspect Ratio Dependence in Deep Reactive Ion Etching of Silicon," IEEE International Conference on Transducers Solid-State Sensors, Actuators and Microsystems), Vol. 2, pp. 1631-1634, 2003
Roxhed, N., Griss, P. and Stemme, G., "A Method for Tapered Deep Reactive Ion Etching Using A modified Bosch Process," Journal of Micromechanics and Microengineering, Vol. 17, No.5, pp. 1087-1092, 2007

상세보기
De Bore, M., Gardeniers, J., Jansen, J., Smulders, E., Gilde, M., Roelofs, G., Sasserath, J. and Elwenspoek M., "Guidelines for Etching Silicon MEMS

상세보기

저자의 다른 논문 :

표제어: PCR

동의어: Packet Collision Rate

용어 설명 출처 목록 (6)

용어 설명: PCR은 세균 특이성이 있는 primer를 이용하여 적은 수의 세균이 있을지라도 쉽게 검출할 수 있는 유용한 방법이며, 이를 이용하여 구강 내 치면세균막이나 타액에서 직접 세균을 검출할 수 있게 되었다[8].

내보내기 구분	파일저장 인쇄 메일전송
구성항목	기본정보 상세정보 관리번호, 논문명, 저널/프로시딩명, 저자 , 발행년, 권, 호, 시작페이지, 끝페이지, 발행기관 관리번호, 논문명, 대등논문명, 저자 , 저널/프로시딩명, 발행기관, 발행년, 발행언어, 권, 호, 시작페이지, 끝페이지, ISBN, ISSN, 주제분야, 키워드, 초록(한글), 초록(영문), 저자(소속기관)
저장형식	Text(ASCII format) Excel format RefWorks Direct Export RIS format (for Reference Manager, ProCite, EndNote), Scholar's Aids, Mendeley
메일정보	받는사람 (필수) @ 보내는사람 (선택) @ 제목 내용 KISTI 검색결과 이메일 서비스
안내	총 건의 자료가 검색되었습니다. 다운받으실 자료의 인덱스를 입력하세요. (1-10,000) 검색결과의 순서대로 최대 10,000건 까지 다운로드가 가능합니다. 데이타가 많을 경우 속도가 느려질 수 있습니다.(최대 2~3분 소요) 다운로드 파일은 UTF-8 형태로 저장됩니다. 파일의 내용이 제대로 보이지 않을실 때는 웹브라우저 상단의 보기 -> 인코딩 -> 자동선택 여부를 확인하십시오. ~ Text(ASCII format) Excel format

연합인증

TSV 형성을 위한 DRIE 기술
DRIE Technology for TSV Fabrication 원문보기