최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기주관연구기관 | 성균관대학교 SungKyunKwan University |
---|---|
연구책임자 | 정승부 |
보고서유형 | 최종보고서 |
발행국가 | 대한민국 |
언어 | 한국어 |
발행년월 | 2010-08 |
과제시작연도 | 2009 |
주관부처 | 교육과학기술부 |
사업 관리 기관 | 한국연구재단 |
등록번호 | TRKO201000014331 |
과제고유번호 | 1345099905 |
DB 구축일자 | 2013-04-18 |
키워드 | 고밀도 3차원 패키징,RF 모듈 패키징,플립칩,전도성 접착제,전해도금,초음파 접합,유한요소해석,고 신뢰성High-density 3D packaging,RF module packaging,S-parameter,Flip chip,Conductive adhesive,Cu electroplating,Ultrasonic bonding,Finite element analysis,High reliability |
급속히 발달하는 반도체 패키징 기술은 종래의 평면적인 2차원 실장으로부터 부품간의 배선길이를 단축해 실장부품의 면적효율을 극대화하는 3차원 적층 (3D stacked) 실장으로 발전하였다. 3차원 적층형 전자 회로장치는 칩 기능이 다양하고 복잡해짐에도 불구하고 더욱 빠르고 값싼 고밀도 시스템을 개발하는 쪽으로 기술이 진화하고 있다. 따라서 본 과제에서는 3D 모듈 패키지의 공정 및 신뢰성 기술 개발을 목표로 TSV 기술을 이용한 3차원 적층 공정 전반에 대한 연구를 수행하였으며, 비아홀의 Cu 충진기술 및 충전된 비아 홀의 신뢰성
Semiconductor packaging technology has rapidly developed from existing 2-D packaging to 3-D stacked packaging for optimizing the efficiency by reducing the circuit length. Although the function of chips get more complex and multi-functional, 3-D stacked electronic devices have been rapidly progresse
※ AI-Helper는 부적절한 답변을 할 수 있습니다.