다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기
전기전자학회논문지 = Journal of IKEEE, v.13 no.1, 2009년, pp.87 - 93
원종일 (서경대학교 전자공학과) , 구용서 (서경대학교 전자공학과)
AI-Helper
The paper introduces a silicon controlled rectifier (SCR)-based device with high holding voltage for ESD power clamp. The holding voltage can be increased by extending a p+ cathode to the first n-well and adding second n-well wrapping around n+ cathode. The increase of the holding voltage above the ...
* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.
| 핵심어 | 질문 | 논문에서 추출한 답변 |
|---|---|---|
| 반도체 산업에서 ESD는 어떤 측면에서 중요한 문제로 고려되어 왔는가? | 반도체 산업에서 ESD(ElectroStatic Discharge)는 제품의 품질과 신뢰성 측면에서 중요한 문제로 고려되어 왔다.[1] 특히, 공정 기술이 발달함에 따라 사용되는 게이트 산화막의 두께가 감소하면서 정전기 방전에 의한 소자파괴현상과 수 kV, 수 A로 매우 높은 전압/전류의 ESD 펄스에 의해 칩 내부 회로선로의 열화에 의한 파괴현상은 더욱 심화되어 ESD로부터의 내부 회로의 보호는 집적회로 설계의 중요한 해결과 제로 인식 되고 있다. | |
| 회로의 높은 온도 상태에서 홀딩전압의 분석이 중요한 이유는? | 또한 회로의 정상동작 상태에서의 온도 증가는 ESD 보호소자의 전기적 특성에 영향을 미친다. 온도의 증가는 ESD 보호능력, 홀딩 전압, ESD보호소자의 기생 바이폴라 트랜지스터 동작에 영향을 미치고, 전류 불안정으로 인한 전류 필라멘트를 초래하기 때문에 온도의 증가는 소자 파괴의 원인이 된다.[9-10] 따라서, 높은 온도 상태에서 홀딩전압의 분석은 중요하다. | |
| ESD로부터의 내부 회로의 보호가 집적회로 설계의 중요한 해결과제로 인식되고 있는 이유는? | 반도체 산업에서 ESD(ElectroStatic Discharge)는 제품의 품질과 신뢰성 측면에서 중요한 문제로 고려되어 왔다.[1] 특히, 공정 기술이 발달함에 따라 사용되는 게이트 산화막의 두께가 감소하면서 정전기 방전에 의한 소자파괴현상과 수 kV, 수 A로 매우 높은 전압/전류의 ESD 펄스에 의해 칩 내부 회로선로의 열화에 의한 파괴현상은 더욱 심화되어 ESD로부터의 내부 회로의 보호는 집적회로 설계의 중요한 해결과 제로 인식 되고 있다. 지금까지 ESD 보호소자로 사용된 GGNMOS(Gate Grounded NMOSFET)는 낮은 전류 구동능력 때문에 상당히 큰 면적으로 설계 되어진다. |
Wang AZH. On-chip ESD protection for integrated circuit. An IC design perspective. 2nd ed. Kluwer Academic Publisher, 2002
O.Semenov, H. Sarbishaei, M. Sachdev, ESD Protection Device and Circuit Design for Advanced CMOS Technologies, Netherlands, Springer, 2008
V. Vashchenko, A. Concannon, M. ter Beek, P. Hopper, High holding voltage cascoded LVTSCR structures for 5.5-V tolerant ESD protection clamps, IEEE Trans. on Devices. and Materials Reliability, vol. 4, pp273-280, 2004
C. Russ, M. P. J. Mergens, J. Armer, P. Jozwiak, G.Kolluri, L. Avery, and K. Vergaegem, GGSCR: GGNMOS triggered silicon controlled rectifiers for ESD protection in deep submicron CMOS processes, in Proc. EOS/ESD Symp.,, pp.22-31, 2001
J. Salcedo and J. J. Liou, A novel dual-polarity device with symmetrical/asymmetrical S-type I-V characteristics for ESD protection design, IEEE Electron Device Lett., vol.27, pp. 65-67, 2006
A Chatterjee and T. Polgreen, A low-voltage triggering SCR for on-chip ESD protection at output and input pads, IEEE Electron Device Lett., vol.12, pp.21-22, 1991
M.-D. Ker, H.-H. Chang, and C.-Y. Wu, A gate-coupled PTLSCR/NTLSCR ESD protection circuit for deep-submicron low-voltage CMOS ICs, IEEE J, Solid-State Circuits, vol. 32, pp. 38-51, 1997
M.- D. Ker, and K.- C. Hsu, SCR devices with double-triggered technique for on-chip ESD protection in sub-quarter-micron silicided CMOS processes, IEEE Trans. Device Mater. Rel., vol. 3, pp. 58-68, 2003
J. A. Salcedo, J. J. Liou, and J. C. Bernier, Novel and robust silicon controlled rectifier(SCR) based devices fo on-chip ESD protection, IEEE Electron device Lett., vol. 25, pp. 658-660, 2004
S.-L. Jang, L.-S. Lin, S.-H. Li, Temperature-dependant dynamic triggering charactersitics of SCR-type ESD protection circuit Solid-State Electronics, 45, pp. 2005-2009, 2001
*원문 PDF 파일 및 링크정보가 존재하지 않을 경우 KISTI DDS 시스템에서 제공하는 원문복사서비스를 사용할 수 있습니다.
Copyright KISTI. All Rights Reserved.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.