SCR 기반 양방향성 ESD보호회로의 설계 변수 변화에 따른 전기적 특성의 관한 연구 A Study on the Electrical Characteristic of SCR-based Dual-Directional ESD Protection Circuit According to Change of Design Parameters원문보기
본 논문에서는 높은 홀딩 전압을 갖는 SCR(silicon-controlled rectifier)기반 양 방향성 ESD 보호회로를 제안하였다. 일반적인 ESD 보호회로와 달리 양방향의 ESD Stress mode의 방전경로를 제공하며 높은 홀딩전압으로 latch-up면역 특성을 갖어 효과적인 ESD보호를 제공한다. 또한, 높은 홀딩전압을 위한 설계변수인 Gate Length와 N+bridge Length의 길이 변화에 따른 시뮬레이션을 Synopsys사의 TCAD 시뮬레이터를 사용하여 확인 하였다. 시뮬레이션 결과 2.1V에서 6.5V까지 홀딩 전압의 증가로 latch-up 면역 특성을 개선 하였으며, 기존 SCR보다 6.5V의 낮은 트리거 전압특성을 갖고 있어 제안된 ESD 보호 회로는 5V 이상의 공급전압을 갖는 application에 적용 가능하다.
본 논문에서는 높은 홀딩 전압을 갖는 SCR(silicon-controlled rectifier)기반 양 방향성 ESD 보호회로를 제안하였다. 일반적인 ESD 보호회로와 달리 양방향의 ESD Stress mode의 방전경로를 제공하며 높은 홀딩전압으로 latch-up면역 특성을 갖어 효과적인 ESD보호를 제공한다. 또한, 높은 홀딩전압을 위한 설계변수인 Gate Length와 N+bridge Length의 길이 변화에 따른 시뮬레이션을 Synopsys사의 TCAD 시뮬레이터를 사용하여 확인 하였다. 시뮬레이션 결과 2.1V에서 6.5V까지 홀딩 전압의 증가로 latch-up 면역 특성을 개선 하였으며, 기존 SCR보다 6.5V의 낮은 트리거 전압특성을 갖고 있어 제안된 ESD 보호 회로는 5V 이상의 공급전압을 갖는 application에 적용 가능하다.
In this paper, we proposed a dual-directional SCR (silicon-controlled rectifier) based ESD (electrostatic discharge) protection circuit. In comparison with conventional SCR, this ESD protection circuit can provide an effective protection against ESD pulses in the two opposite directions, so the ESD ...
In this paper, we proposed a dual-directional SCR (silicon-controlled rectifier) based ESD (electrostatic discharge) protection circuit. In comparison with conventional SCR, this ESD protection circuit can provide an effective protection against ESD pulses in the two opposite directions, so the ESD protection circuit can be discharged in two opposite direction. The proposed circuit has a higher holding voltage characteristic than conventional SCR. These characteristic enable to have latch-up immunity under normal operating conditions as well as superior full chip ESD protection. it was analyzed to figure out electrical characteristics in term of individual design parameters. They are investigated by using the Synopsys TCAD simulator. In the simulation results, it has trigger voltage of 6.5V and holding voltage increased with different design parameters. The holding voltage of the proposed circuit changes from 2.1V to 6.3V and the proposed circuit has symmetrical I-V characteristic for positive and negative ESD pulse.
In this paper, we proposed a dual-directional SCR (silicon-controlled rectifier) based ESD (electrostatic discharge) protection circuit. In comparison with conventional SCR, this ESD protection circuit can provide an effective protection against ESD pulses in the two opposite directions, so the ESD protection circuit can be discharged in two opposite direction. The proposed circuit has a higher holding voltage characteristic than conventional SCR. These characteristic enable to have latch-up immunity under normal operating conditions as well as superior full chip ESD protection. it was analyzed to figure out electrical characteristics in term of individual design parameters. They are investigated by using the Synopsys TCAD simulator. In the simulation results, it has trigger voltage of 6.5V and holding voltage increased with different design parameters. The holding voltage of the proposed circuit changes from 2.1V to 6.3V and the proposed circuit has symmetrical I-V characteristic for positive and negative ESD pulse.
* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.
제안 방법
따라서 본 논문에서는 대칭적인 ESD 보호회로 구조를 제안 함으로써 면적의 효율성을 높여 이러한 문제를 해결하였다. 제안된 ESD 보호회로의 단면도와 등가회로는 그림 2와 같으며 동작방식은 다음과 같다.
이러한 방전 모드를 충족시키기 위해서는 면적이 증가해야만 하는 문제점이 있다. 따라서, 본 논문에서는 양 방향성 ESD 보호회로 설계를 통해 면적의 효율성을 높이고, 트리거 전압을 개선하며, 설계 변수에 따른 ESD 특성분석을 통하여 높은 홀딩전압으로 latch-up 문제를 개선한 ESD 보호회로를 제안하였고, 제안된 ESD 보호회로의 전기적 특성을 Synopsys 사의 TCAD Simulator를 사용하여 분석하였다.
본 논문에서는 기존 SCR 기반 ESD 보호회로에 비해 낮은 트리거 전압과 높은 홀딩전압 특성을 나타내며 양방향 특성으로 인해 면적의 효율성을 높인 ESD 보호회로를 제안하였다. 시뮬레이션 결과 기존 SCR의 트리거 전압인 18 V 보다 약 12 V감소한 6.
5 V로 낮아 내부회로 동작 전압 대비 10% 이상의 마진을 갖지 못하여 overshoot나 noise에 의해 원치 않는 과전류로 인해 ESD 보호회로가 동작하여 내부회로에 과전류를 흘리거나 내부회로로 흘러야 할 신호를 왜곡시키는 latch-up현상을 발생시키는 단점을 갖고 있다. 이를 개선시키기 위해서 본 논문에서는 설계변수인 Gate Length(D1)와 N+Bridge Length(D2)의 길이 변화에 따른 홀딩 전압의 증가로 latch-up 문제를 개선하였다.
턴-온된 두 Lateral npn/pnp BJT의 전류는 각 Base접합의 순방향 바이어스를 인가하여 positive feedback에 의한 latch-up 동작으로 ESD 전류를 방전하게 된다[5-6]. 하지만 산화막 파괴전압보다 높은 약 18 V의 높은 트리거 전압으로 인하여 실제 IC의 설계 영역에 맞춰 설계 시 적용하기 어려운 문제가 있어, 이를 개선하기 위하여 새로운 ESD 보호회로를 제안하였다. 그림 2는 제안한 ESD 보호회로의 단면도와 Synopsys사의 TCAD 시뮬레이션 결과를 나타내었다.
대상 데이터
기존 SCR의 구조는 그림1과 같이 n-well 내의 p+ 확산과 n-well, p-well 내의 n+ 확산과 p-well로 구성되는 pnpn 구조로 구성되어 있다. SCR의 동작 방식은 다음과 같다.
성능/효과
3 V로 증가하여 기존 SCR의 홀딩 전압보다 최대 약 5 V 증가 되었다. N+브릿지 길이를 2~5 µm로 증가함에 따라 홀딩 전압은 2.1~5.3 V 로 증가하여 기존 SCR의 홀딩 전압보다 최대 약 4 V 증가하여 높은 홀딩전압으로 latch-up 문제를 개선 하였다. 또한, positive와 negative ESD 펄스에 대해 동일한 I-V 특성을 갖는 것을 확인 하였다.
그림 2(c)의 시뮬레이션 결과는 양의 ESD 상태일 때의 I-V 특성을 기존 SCR의 특성과 비교하여 나타내었다. 기존 SCR의 경우 약 18 V의 높은 트리거 전압과 약 1.5 V의 낮은 홀딩 전압 특성을 갖는 반면, 이를 개선한 제안된 ESD 보호회로의 경우 기존 SCR과 달리 도핑농도가 높은 N+확산영역과 well간의 애벌런치 항복으로 약 12 V 감소된 6.5 V의 트리거 전압 특성으로 저전압 회로에 적용 할 수 있으며, 애노드와 캐소드 단자를 반대로 적용하여 시뮬레이션을 수행한 경우에도 그림 3과 같은 동일한 I-V 특성을 얻을 수 있다.
또한, positive와 negative ESD 펄스에 대해 동일한 I-V 특성을 갖는 것을 확인 하였다. 따라서 제안된 ESD 보호회로는 positive와 negative의 ESD stress mode에 대한 방전을 제공하여 효율적으로 ESD 보호를 수행하며 Gate Length와 N+bridge Length를 각 4 µm, 5 µm로 설계 시 높은 홀딩전압으로 인한 5 V이상의 공급전원을 갖는 application에 적용 가능하다.
같은 방식으로 negative ESD 펄스 인가 시 Q1-Q2가 동작하여 반대 방향의 방전 경로를 형성한다. 따라서 제안된 ESD 보호회로는 양 방향의 ESD펄스에 대해서 효율적인 보호가 가능하다. 그림 2(c)의 시뮬레이션 결과는 양의 ESD 상태일 때의 I-V 특성을 기존 SCR의 특성과 비교하여 나타내었다.
3 V 로 증가하여 기존 SCR의 홀딩 전압보다 최대 약 4 V 증가하여 높은 홀딩전압으로 latch-up 문제를 개선 하였다. 또한, positive와 negative ESD 펄스에 대해 동일한 I-V 특성을 갖는 것을 확인 하였다. 따라서 제안된 ESD 보호회로는 positive와 negative의 ESD stress mode에 대한 방전을 제공하여 효율적으로 ESD 보호를 수행하며 Gate Length와 N+bridge Length를 각 4 µm, 5 µm로 설계 시 높은 홀딩전압으로 인한 5 V이상의 공급전원을 갖는 application에 적용 가능하다.
또한, 게이트 길이 및 n+ 브릿지 길이의 설계 치수를 변화하여 트리거 및 홀딩 전압의 변화를 비교 분석하였다. 시뮬레이션 결과 게이트 길이를 1~4 µm로 증가하는 경우 홀딩 전압은 2.1~6.3 V로 증가하여 기존 SCR의 홀딩 전압보다 최대 약 5 V 증가 되었다. N+브릿지 길이를 2~5 µm로 증가함에 따라 홀딩 전압은 2.
본 논문에서는 기존 SCR 기반 ESD 보호회로에 비해 낮은 트리거 전압과 높은 홀딩전압 특성을 나타내며 양방향 특성으로 인해 면적의 효율성을 높인 ESD 보호회로를 제안하였다. 시뮬레이션 결과 기존 SCR의 트리거 전압인 18 V 보다 약 12 V감소한 6.5 V의 트리거 전압을 나타났다. 또한, 게이트 길이 및 n+ 브릿지 길이의 설계 치수를 변화하여 트리거 및 홀딩 전압의 변화를 비교 분석하였다.
질의응답
핵심어
질문
논문에서 추출한 답변
ESD의 방전 모드를 충족시키려 할 때 어떤 문제점이 있는가?
또한, ESD는 양전하 또는 음전하 극성을 띄기 때문에 극성에 따라 VDD또는 VSS 핀에 대해 양방향의 ESD 테스트 모드를 제공한다[4]. 이러한 방전 모드를 충족시키기 위해서는 면적이 증가해야만 하는 문제점이 있다. 따라서, 본 논문에서는 양 방향성 ESD 보호회로 설계를 통해 면적의 효율성을 높이고, 트리거 전압을 개선하며, 설계 변수에 따른 ESD 특성분석을 통하여 높은 홀딩전압으로 latch-up 문제를 개선한 ESD 보호회로를 제안하였고, 제안된 ESD 보호회로의 전기적 특성을 Synopsys 사의 TCAD Simulator를 사용하여 분석하였다.
ESD 문제를 해결하기 위해 무슨 연구가 진행되었나?
따라서 ESD는 IC의 품질과 신뢰성에 관련된 중요한 해결과제로 인식되고 있다[1]. 이러한 ESD 문제를 해결하기 위해 정전기 보호 회로에 관한 연구가 진행되어 왔다. 반도체 설계에서 ESD로부터 IC의 내부 회로를 보호하고 신뢰성을 높이기 위한 대표적인 ESD 보호회로는 SCR (silicon-controlled rectifier), GGNMOS(gate-grounded nmos)등이 있다.
SCR은 어떤 장점이 있는가?
그러나, GGNMOS 구조의 ESD 보호회로를 Multi-finger 형태로 설계할 경우 기생 npn BJT의 중심부 베이스 저항이 다른 부분보다 높아지는 문제로 균일하게 턴-온 되지 않아 ESD 내압 특성이 감소하는 문제점이 있다[3]. 반면 SCR은 GGNMOS에 비해 높은 전류구동능 력과 적은 면적을 사용함에도 감내특성이 우수하다는 장점을 갖고 있다. 그러나, 일반적인 SCR 구조는 특성상 well 간 높은 애벌런치 항복전압에 의해 약 18 V 이상의 높은 트리거 전압과 약 1.
참고문헌 (6)
R.G Wagner, J. Soden and C.F. Hawkins "Extend and Cost of EOS/ESD Damage in an IC Manufacturing Process", in Porc. of the 15t EOS/ESD Symp., pp.49-55, 1993
Huang, et al., "ESD protection design for advanced CMOS", Proc.SPIE, 4600, pp. 123-131, 2001.
C. Russ, K. Bock, M. Rasras, I. D. Wolf, G. Groeseneken, and H. E. Maes, "Non-uniform triggering of gg-nMOSs investigated by combined emission microcopy and transmission line pulsing", in Proc. EOS/ESD Symp., pp. 177-186, 1998
Russ C, Mergens M, Verhaege K, et al.GGSCRs "GGNMOS Triggered Silicon Controlled Rectifier for ESD protection in deep submicron CMOS process" ESD 2001
Amerasekera A., Duvvury Charvaka "ESD in Silicon Integrated Circuits", New York:John Wiley and Sons, 2002
Albert Z. H. Wang, "On-chip ESD Protection for Integrated Circuits", Kluwer Academic Publisher Group, 2002
※ AI-Helper는 부적절한 답변을 할 수 있습니다.