선택한 단어 수는 입니다.
최소 단어 이상 선택하여야 합니다.
최소 단어 이상 선택하여야 합니다.
선택한 단어 수는 30입니다.
최대 10 단어까지만 선택 가능합니다.
최대 10 단어까지만 선택 가능합니다.
문제 정의
- 따라서 본 논문에서는 DT-CMOS 스위칭 소자와 DTMOS Error_Amplifier를 이용하여 동일한 면적에서 기존의 CMOS 스위칭 소자를 사용하는 SMPS보다 더 높은 전력 변환 효율을 갖는 직류-직류 변환기를 설계하였다. 본론 1절에서는 DT-CMOS 스위칭 소자의 기본 개념과 구현 방법, 2절에서는 DTMOS Error Amplifier 특성을 설명하였으며, 3절에서는 DC-DC converter를 설계하였다.
- 그러나 CMOS 스위칭 소자로 매우 작은 온 저항을 얻기 위해서는 매우 큰 면적을 필요로 한다. 따라서 본 연구에서는 이러한 스위칭 소자의 문제를 개선 하고자 문턱접압을 낮추어 온 저항을 줄일 수 있는 DTMOS를 사용한 스위칭 소자와 DTMOS를 사용한 Error_Amplifier를 제안하였다. 제안된 소자는 기존 CMOS 공정을 이용하면서 CMOS 소자 보다 더 적은 면적으로 보다 작은 온 저항을 갖는다.
- 휴대용 단말기의 대기모드에서도 일정한 효율을 보장하기 위해 본 논문에서는 대기모드에서 LDO를 이용하여 전원을 공급하였다.
제안 방법
- Buck converter를 시뮬레이션하여 DTMOS와 일반적인 CMOS를 사용한 스위치와 오차증폭기의 효율을 비교해 보았다.
- Buck converter의 효율의 효율을 비교하기 위해 Load 전류의 값을 비교시켜 가며 효율을 비교해 보았다.
- I-V 특성 분석을 위하여 그림 5처럼 회로를 구성하여 동일한 W/L (Width/Length)을 갖는 DTMOS 스위치와 CMOS 스위치를 각각 적용한 후 입력 전압을 증가시켜가면서 문턱전압과 I-V 특성을 측정하였다.
- 그러나 스위칭 주파수를 고주파화하면 스위칭 손실, 인덕터 손실, 도통 손실 등 손실이 증대하게 되므로 이에 대한 대비책이 별도록 강구되어야 한다.[1 이러한 손실을 줄이기 위해 온 저항이 낮은 스위칭 소자를 사용하여 도통 손실을 줄였다.
- 그림 20은 LDO의 블록도이다. 디바이더 저항과 로드 캐 패시터, 기준전압 발생기는 기존의 buck converter에 있는 것을 그대로 사용하였고, 오차증폭기만 하나 추가 하여 buck converter에서 추가되는 외부 소자 없이 LDO 동작을 구현하였다. LDO 모드 추가에 따른 면적 증가는 4mm2으로서 전체 동작 면적 232mm2에서 적은 면적 증가로 저전류에서 높은 효율을 구현하였다.
- 기준전압 발생기는 dc-dc converter에서 출력전압의 최소 범위를 결정한다. 따라서 넓은 출력범위를 갖기 위해 기존의 1.2V를 출력하는 기준전압 발생기가 아닌 저전압 (555mV) 기준전압 발생기를 설계하였다.
- 마지막으로 TSMC 130nm 공정을 사용하여 dc-dc converter를 설계하고 레이아웃 하였다.
- 4절에서는 저 전류에서 효율이 급격히 떨어지는 PWM 방식을 보안할 LDO regulator에 대해서 설명하였으며, 4절에서는 본 논문이 제안한 DC-DC 컨버터의 Layout을 설명하였다. 마지막으로 설계 및 시뮬레이션 결과를 종합하여 따라서 본 논문에서는 DT-CMOS 스위칭 소자와 DTMOS Error_Amplifier를 이용하여 동일한 면적에서 기존의 CMOS 스위칭 소자를 사용하는 SMPS보다 더 높은 전력 변환 효율을 갖는 직류-직류 변환기를 설계하였다. 본론 1절에서는 DT-CMOS 스위칭 소자의 기본 개념과 구현 방법, 2절에서는 DTMOS Error Amplifier 특성을 설명하였으며, 3절에서는 DC-DC converter를 설계하였다.
- 모바일 기기에 응용되는 dc-dc converter의 경우 소형화와 장시간 사용을 위한 고 효율화가 큰 이슈가 되는데, 본 논문에서는 기존의 CMOS 스위치 와 CMOS 오차증폭기 대신 DTMOS 스위치 와 DTMOS 오차증폭기를 사용하여 동일면적대비 고효율을 구현하였다. 입력 전압 3.
- 문턱전압은 Vdd의 입력을 3.3V로 하고 게이트 전압를 증가시켜가면서 측정하였다.
- 본 논문에서 제안한 DTMOS 스위치와 CMOS 스위치의 문턱 전압과 I-V 특성을 비교해 보았다.
- 여기서 삼각파의 주파수가 dc-dc converter의 스위칭 주파수를 결정하고, 비교기는 스위칭 주파수를 커버하는 충분한 대역폭을 가지고 있어야 한다. 본 논문에서는 2단 증폭기를 이용하여 비교기를 간단히 구현하였다. 그림 16은 비교기의 시뮬레이션 결과이다.
- 본 논문에서는 DTMOS를 이용하여 낮은 온-저항을 갖는 스위칭 소자와 DTMOS를 이용한 오차증폭기를 내장형 dc-dc converter를 설계하였다.
- 따라서 본 논문에서는 DT-CMOS 스위칭 소자와 DTMOS Error_Amplifier를 이용하여 동일한 면적에서 기존의 CMOS 스위칭 소자를 사용하는 SMPS보다 더 높은 전력 변환 효율을 갖는 직류-직류 변환기를 설계하였다. 본론 1절에서는 DT-CMOS 스위칭 소자의 기본 개념과 구현 방법, 2절에서는 DTMOS Error Amplifier 특성을 설명하였으며, 3절에서는 DC-DC converter를 설계하였다. 4절에서는 저 전류에서 효율이 급격히 떨어지는 PWM 방식을 보안할 LDO regulator에 대해서 설명하였으며, 4절에서는 본 논문이 제안한 DC-DC 컨버터의 Layout을 설명하였다.
- 비교를 하기 위해 4개의 비교군을 형성하여 시뮬레이션을 수행했다. 비교군으로는 CMOS 스위치와 CMOS 오차증폭기, CMOS 스위치와 DTMOS 오차증폭기, DTMOS 스위치와 CMOS 오차증폭기, DTMOS 스위치와 DTMOS 오차증폭기 이렇게 4개의 비교군을 형성했다.
- 비교를 하기 위해 4개의 비교군을 형성하여 시뮬레이션을 수행했다. 비교군으로는 CMOS 스위치와 CMOS 오차증폭기, CMOS 스위치와 DTMOS 오차증폭기, DTMOS 스위치와 CMOS 오차증폭기, DTMOS 스위치와 DTMOS 오차증폭기 이렇게 4개의 비교군을 형성했다.
- 앞서 설계한 PWM 제어 회로를 바탕으로 그림 12과 같이 step-down dc-dc converter 를 설계하였다. buck converter의 입력전압은 3.
- 그림 21처럼 dc-dc converter는 일반모드에서는 buck converter로 동작하다가 단말기가 대기모드로 되면 두 개의 스위치가 차단되고 LDO가 동작하게 된다. 일반모드와 대기 모드는 외부의 제어에 의해서 동작하도록 설계하였다. 1mA의 로드전류 조건에서 buck converter는 약 28%의 효율을 갖지만, 본 논문에서 설계한 LDO는 약60%의 효율을 가짐으로써, 단말기가 대기모드에서도 일정 이상의 효율을 유지하도록 하였다.
- 제안된 DTMOS는 스위치가 On 됐을 때, 다이오드에 연결된 nMOS에 의해 스위치 MOS의 몸체 전압을 제어하여 문턱전압을 낮추고, 스위치가 Off 됐을 때, 각각 pMOS와 nMOS의 몸체 전압을 전원전압과 그라운드로 만들어 문턱전압을 높인다.
- 한편 본 논문에서는 SOI 기판을 사용하는 DTMOS를 PWM 제어회로와 One-chip화 시키기 위해 CMOS 공정을 통하여 DTMOS를 구현하였다. 그림 2의 MOS/SOI와 같이 SOI 기판에 구현을 하던 것과 달리 그림 4에서는 일반적인 실리콘 기판에 Deep-Nwell을 사용하여 기판과 몸체를 격리시켜 소자를 구현하였다.
- 그림 22는 dc-dc converter의 레이아웃이다. 효율 비교를 위하여 본 논문에서 제안한 DTMOS 스위치와 DTMOS 오차증폭기를 내장한 dc-dc converter와 다른 비교를 군을 만들어 Layout 하였다.
이론/모형
- DTMOS 오차증폭기는 dc-dc converter의 출력 전압과 기준전압를 비교하여 그 오차만큼을 증폭시키는 역할을 한다. 높은 직류이득을 갖기 위해 folded cascode 방식을 사용하였고, 저항을 구동해야 하므로 출력단을 common source로 구성하였다. 그림 8는 DTMOS error amplifier의 회로도를 나타내고, 그림 9와 그림 10은 오차 증폭기의 AC 시뮬레이션 결과이다.
성능/효과
- 일반모드와 대기 모드는 외부의 제어에 의해서 동작하도록 설계하였다. 1mA의 로드전류 조건에서 buck converter는 약 28%의 효율을 갖지만, 본 논문에서 설계한 LDO는 약60%의 효율을 가짐으로써, 단말기가 대기모드에서도 일정 이상의 효율을 유지하도록 하였다.
- 2MHz, 인덕터와 케패시 터의 ESR(Equivalent Series Resistance)를 100mΩ으로 시뮬레이션 했을 시 최대 96%의 효율을 가지고, 리플 전압은 12mV를 가진다. DTMOS 스위치와 DTMOS 오차증폭기를 사용하여 시뮬레이션 한 결과, CMOS 스위치와 CMOS 오차증폭기를 사용할 때 보다 약 0.5%정도 효율이 개선되었다.
- 디바이더 저항과 로드 캐 패시터, 기준전압 발생기는 기존의 buck converter에 있는 것을 그대로 사용하였고, 오차증폭기만 하나 추가 하여 buck converter에서 추가되는 외부 소자 없이 LDO 동작을 구현하였다. LDO 모드 추가에 따른 면적 증가는 4mm2으로서 전체 동작 면적 232mm2에서 적은 면적 증가로 저전류에서 높은 효율을 구현하였다.
- 그림 11을 통해 보면 로드 전류를 최소 0.1mA부터 최대 500mA로 변화를 시켰을 때, 100mA의 출력 전류를 기준으로 하여 결과를 살펴 보면 DTMOS 스위치와 DTMOS 오차증폭기의 효율이 거의 96%로 가장 높았다.
- 제안된 소자는 기존 CMOS 공정을 이용하면서 CMOS 소자 보다 더 적은 면적으로 보다 작은 온 저항을 갖는다. 또한 제안된 DTMOS Error_Amplifer는 CMOS를 사용한 Error_Amplifier보다 파워소비 면에서 약 30%의 감소를 보인다.
- 제안된 DTMOS는 스위치가 On 상태에서 낮은 문턱전압으로 인해 기존의 CMOS 스위치 보다 낮은 온 -저항을 가진다. 또한, 다이오드에 연결된 MOS의 사이즈를 조정하여 높은 전원전압에서도 몸체 쪽 누설전류를 최소화 하여, 기존 DTMOS의 단점인 누설 전류에 의한 전원전압의 제한을 극복하였으며, medici와 hspice를 통한 시뮬 레이션 결과 소스와 몸체의 forward bias로 인한 latch-up 또한 발생하지 않았다.
- 입력 전압 3.3V, 출력 전압 2.5V, 출력 전류 100mA, 인덕터와 캐패시터의 ESR(Equivalent Series Resistance)를 100mΩ으로 시뮬레이션 했을 시 최대 96%의 효율이 나왔으며, 1.2MHz의 높은 스위칭 주파수를 사용하여 dc-dc converter에서 가장 큰 면적을 차지하는 인덕터의 크기를 줄일 수 있게 하였고, LDO 레귤레이터를 사용하여 출력 전류 1mA 이하의 대기모드에서도 60% 이상의 효율을 보장하였다.
- 그림 8의 제안된 DTMOS 오차증폭기는 기존 CMOS로 구성된 회로에서 몇 개의 모스를 DTMOS로 교체하여 구성하였다. 제안된 DTMOS 오차증폭기는 CMOS를 사용한 오차증폭기보다 같은 특성을 보이면서 파워소비 면에서 약 30%의 감소를 보인다.
- 제안된 DTMOS는 스위치가 On 상태에서 낮은 문턱전압으로 인해 기존의 CMOS 스위치 보다 낮은 온 -저항을 가진다. 또한, 다이오드에 연결된 MOS의 사이즈를 조정하여 높은 전원전압에서도 몸체 쪽 누설전류를 최소화 하여, 기존 DTMOS의 단점인 누설 전류에 의한 전원전압의 제한을 극복하였으며, medici와 hspice를 통한 시뮬 레이션 결과 소스와 몸체의 forward bias로 인한 latch-up 또한 발생하지 않았다.
- 따라서 본 연구에서는 이러한 스위칭 소자의 문제를 개선 하고자 문턱접압을 낮추어 온 저항을 줄일 수 있는 DTMOS를 사용한 스위칭 소자와 DTMOS를 사용한 Error_Amplifier를 제안하였다. 제안된 소자는 기존 CMOS 공정을 이용하면서 CMOS 소자 보다 더 적은 면적으로 보다 작은 온 저항을 갖는다. 또한 제안된 DTMOS Error_Amplifer는 CMOS를 사용한 Error_Amplifier보다 파워소비 면에서 약 30%의 감소를 보인다.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.