Through-silicon-via (TSV)를 포함하고 있는 3차원 적층 반도체 패키지에서 구조적 변수에 따른 열응력의 변화를 살펴보기 위하여 유한요소해석을 수행하였다. 이를 통하여 TSV를 포함하고 있는 3차원 적층 반도체 패키지에서 웨이퍼 간 접합부의 지름, TSV 지름, TSV 높이, pitch 변화에 따른 열응력의 변화를 예측하였다. 최대 von Mises 응력은 TSV의 가장 위 부분과 Cu 접합부, Si, underfill 계면에서 나타났다. TSV 지름이 증가할 때, TSV의 가장 위 부분에서의 von Mises 응력은 증가하였다. Cu 접합부 지름이 증가할 때, Si과 Si 사이의 Cu 접합부가 Si, underfill과 만나는 부분에서 von Mises 응력이 증가하였다. Pitch가 증가할 때에도, Si과 Si 사이의 Cu 접합부가 Si, underfill과 만나는 부분에서 von Mises 응력이 증가하였다. 한편, TSV 높이는 von Mises 응력에 크게 영향을 미치지 못하였다. 따라서 TSV 지름이 작을수록, 그리고 pitch가 작을수록 기계적 신뢰성은 향상되는 것으로 판단된다.
Through-silicon-via (TSV)를 포함하고 있는 3차원 적층 반도체 패키지에서 구조적 변수에 따른 열응력의 변화를 살펴보기 위하여 유한요소해석을 수행하였다. 이를 통하여 TSV를 포함하고 있는 3차원 적층 반도체 패키지에서 웨이퍼 간 접합부의 지름, TSV 지름, TSV 높이, pitch 변화에 따른 열응력의 변화를 예측하였다. 최대 von Mises 응력은 TSV의 가장 위 부분과 Cu 접합부, Si, underfill 계면에서 나타났다. TSV 지름이 증가할 때, TSV의 가장 위 부분에서의 von Mises 응력은 증가하였다. Cu 접합부 지름이 증가할 때, Si과 Si 사이의 Cu 접합부가 Si, underfill과 만나는 부분에서 von Mises 응력이 증가하였다. Pitch가 증가할 때에도, Si과 Si 사이의 Cu 접합부가 Si, underfill과 만나는 부분에서 von Mises 응력이 증가하였다. 한편, TSV 높이는 von Mises 응력에 크게 영향을 미치지 못하였다. 따라서 TSV 지름이 작을수록, 그리고 pitch가 작을수록 기계적 신뢰성은 향상되는 것으로 판단된다.
Finite-element analyses were conducted to investigate the thermal stress in 3-dimensional stacked wafers package containing through-silicon-via (TSV), which is being widely used for 3-Dimensional integration. With finite element method (FEM), thermal stress was analyzed with the variation of TSV dia...
Finite-element analyses were conducted to investigate the thermal stress in 3-dimensional stacked wafers package containing through-silicon-via (TSV), which is being widely used for 3-Dimensional integration. With finite element method (FEM), thermal stress was analyzed with the variation of TSV diameter, bonding diameter, pitch and TSV height. It was revealed that the maximum von Mises stresses occurred at the edge of top interface between Cu TSV and Si and the Si to Si bonding site. As TSV diameter increased, the von Mises stress at the edge of TSV increased. As bonding diameter increased, the von Mises stress at Si to Si bonding site increased. As pitch increased, the von Mises stress at Si to Si bonding site increased. The TSV height did not affect the von Mises stress. Therefore, it is expected that smaller Cu TSV diameter and pitch will ensure mechanical reliability because of the smaller chance of plastic deformation and crack initiation.
Finite-element analyses were conducted to investigate the thermal stress in 3-dimensional stacked wafers package containing through-silicon-via (TSV), which is being widely used for 3-Dimensional integration. With finite element method (FEM), thermal stress was analyzed with the variation of TSV diameter, bonding diameter, pitch and TSV height. It was revealed that the maximum von Mises stresses occurred at the edge of top interface between Cu TSV and Si and the Si to Si bonding site. As TSV diameter increased, the von Mises stress at the edge of TSV increased. As bonding diameter increased, the von Mises stress at Si to Si bonding site increased. As pitch increased, the von Mises stress at Si to Si bonding site increased. The TSV height did not affect the von Mises stress. Therefore, it is expected that smaller Cu TSV diameter and pitch will ensure mechanical reliability because of the smaller chance of plastic deformation and crack initiation.
* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.
문제 정의
한 변수가 변화할 때, 다른 변수는 고정되도록 하였고, 그 고정 값은 앞서 언급한 기본적인 구조의 값으로 하였다. 각 구조적 변수 변화에 따라 von Mises 응력을 계산하여 재료의 소성 거동을 관찰하고자 하였다.
3차원 적층 반도체 패키지에서의 열응력을 유한요소법을 이용하여 해석하였다. 다양한 구조적 변수에 따른 열응력 분석을 통해 3차원 적층 반도체 패키지에서 가장 약한 부분의 열응력 변화를 계산하여 가장 신뢰성 높은 구조를 찾고자 하였다. 단위 면적당 같은 Cu의 양을 가정하면 Cu TSV 지름과 pitch를 작게 할수록, 즉 Cu TSV 지름을 작게 그리고 밀도 높게 만들수록 von Mises 응력을 더 낮게 할 수 있음을 알 수 있었다.
본 연구에서는 3차원 반도체 패키징에서의 열응력을 분석하기 위해 유한요소해석을 수행하였다. 3차원 적층 반도체 구조에서 반복되는 하나의 단위 구조를 가정하였으며 이 단위 구조는 대칭성을 가지고 있기 때문에 Fig.
본 연구에서는 Sn을 솔더로 사용한 Cu/Cu 접합을 사용 하여 적층된 3차원 적층 웨이퍼 패키지에서의 열응력을 유한요소법을 이용하여 수행하였고, 이를 통해 가장 신뢰성 높은 3차원 적층 반도체 패키징에서의 Cu 접합부의 구조와 TSV 구조를 제안하고자 한다.
가설 설정
(a) Schematic of finite element model that is the stacked wafer on PCB. (b) A finite element mesh in finite element model.
Mesh 크기는 1 µm×1 µm×4 µm 였고 모든 유한요소해석 모델에 같은 mesh 크기가 사용되었다. 실제 양산 모델의 경우, 가장 상단에 TSV를 가지지 않는 웨이퍼가 존재하고, 확산 방지막과 SiO2와 같은 유전막이 존재하는데, 유한요소해석 모델에는 이들이 크게 영향을 미치지 않을 것이라 가정하고 이들을 고려하지 않았다. 재료의 물성치는 Table 1에 나타내었다.
제안 방법
TSV의 지름은 8 µm에서 24 µm까지 변화시켰고, TSV 높이는 50 µm에서 300 µm까지, TSV pitch는 40 µm에서 100 µm까지, Cu 접합부 지름은 20 µm에서 50 µm까지 변화시키면서 유한요소해석을 진행하였다.
재료의 물성치는 Table 1에 나타내었다. 구조적 변수로 TSV 지름, TSV 높이, pitch, Cu 접합부 지름을 두었다. TSV의 지름은 8 µm에서 24 µm까지 변화시켰고, TSV 높이는 50 µm에서 300 µm까지, TSV pitch는 40 µm에서 100 µm까지, Cu 접합부 지름은 20 µm에서 50 µm까지 변화시키면서 유한요소해석을 진행하였다.
이 부분에서 나타나는 von Mises 응력은 다른 구조적 변수들을 변경해도 다른 부분들 보다 큰 값이 나타났다. 따라서 구조적 변수 변화에 따른 유한요소해석을 수행할 때, 이 부분에서 나타나는 von Mises 응력에 대하여 집중하여 관찰하였다.
TSV의 지름은 8 µm에서 24 µm까지 변화시켰고, TSV 높이는 50 µm에서 300 µm까지, TSV pitch는 40 µm에서 100 µm까지, Cu 접합부 지름은 20 µm에서 50 µm까지 변화시키면서 유한요소해석을 진행하였다. 한 변수가 변화할 때, 다른 변수는 고정되도록 하였고, 그 고정 값은 앞서 언급한 기본적인 구조의 값으로 하였다. 각 구조적 변수 변화에 따라 von Mises 응력을 계산하여 재료의 소성 거동을 관찰하고자 하였다.
이론/모형
3차원 적층 반도체 패키지에서의 열응력을 유한요소법을 이용하여 해석하였다. 다양한 구조적 변수에 따른 열응력 분석을 통해 3차원 적층 반도체 패키지에서 가장 약한 부분의 열응력 변화를 계산하여 가장 신뢰성 높은 구조를 찾고자 하였다.
성능/효과
1-6) TSV의 내부는 주로 구리(Cu) 로 채워질 것으로 예상된다.6) 그러나 Cu TSV는 주위의 Si 등에 비해 7배 정도 큰 열팽창 계수를 가지고 있다. 이로 인하여 후 공정 및 사용시의 온도 변화에 따라 열응력이 발생하게 된다.
구조적 변수에 따른 응력 변화가 반대 경향이 나타난 결과가 있는데, 즉 Cu 접합부 지름과 pitch가 고정되어 있는 상황에서 Cu TSV 지름이 증가함에 따라 Cu 접합부의 모서리 부분에서의 von Mises 응력이 감소하였고, 반면에 Cu 접합부 지름이나 pitch가 증가함에 따라 이 부분에서의 von Mises 응력은 증가하였다. 이 결과에 따르면 작은 Cu TSV 지름을 가질수록 Cu TSV의 가장 위 모서리 부분의 Cu와 Si에서는 더 높은 신뢰성을 가지지만 반면에 Cu 접합부의 모서리 부분에서는 von Mises 응력이 더 높아지게 된다.
다양한 구조적 변수에 따른 열응력 분석을 통해 3차원 적층 반도체 패키지에서 가장 약한 부분의 열응력 변화를 계산하여 가장 신뢰성 높은 구조를 찾고자 하였다. 단위 면적당 같은 Cu의 양을 가정하면 Cu TSV 지름과 pitch를 작게 할수록, 즉 Cu TSV 지름을 작게 그리고 밀도 높게 만들수록 von Mises 응력을 더 낮게 할 수 있음을 알 수 있었다. 따라서 Cu TSV 지름과 pitch가 작을수록 Cu TSV나 Cu 접합부에서의 소성 변형이나 균열이 발생할 가능성이 낮아져 기계적으로 높은 신뢰성을 가지게 된다.
Pitch의 영향은 Cu 접합부 지름의 영향 결과와 비슷하였다. 즉, pitch가 증가할수록 Cu 접합부의 모서리 부분에서의 von Mises 응력은 증가한 반면, Cu TSV의 가장 위 모서리 부분에서의 von Mises 응력은 변화가 없었다. 이는 pitch가 증가할수록 underfill의 양이 증가하고 이로 인해 발생하는 열응력이 증가하였기 때문이다.
Si의 측면에서 살펴보면 최대 von Mises 응력 값이 Cu TSV의 가장 위 부분 모서리와 같은 부분인 Si 웨이퍼 가장 위부분의 Cu TSV가 만나는 부분에서 나타났다. 한편 패키징 상태를 가정하지 않고 위 면에 구속을 주지 않으면 Cu TSV의 가장 위 부분 모서리에서는 최대 von Mises 응력이 나타나지 않는 대신 전체 구조에서 가장 큰 변형이 나타났다. 따라서 Cu TSV의 가장 위 부분 모서리에서와 Cu 접합부의 모서리 부분이 가장 취약하며 소성 변형의 시작점이 될 가능성이 크다.
질의응답
핵심어
질문
논문에서 추출한 답변
Sn을 솔더로 사용한 Cu/Cu 접합 방법은 어떤 방법으로 가장 유력한가?
Sn을 솔더로 사용한 Cu/Cu 접합 방법은 웨이퍼간 접합 방법으로 가장 유력할 것으로 예상된다. 적층된 웨이퍼 패키지의 Cu 접합부에서의 열응력은 증가할 것으로 예상되며 이러한 열응력은 Cu 접합부의 면적 의존성을 가질 것으로 예상된다.
Cu TSV는 주위의 Si 등에 비해 7배 정도 큰 열팽창 계수를 가지고 있는데 이로 인해 무엇이 발생하는가?
6) 그러나 Cu TSV는 주위의 Si 등에 비해 7배 정도 큰 열팽창 계수를 가지고 있다. 이로 인하여 후 공정 및 사용시의 온도 변화에 따라 열응력이 발생하게 된다. 적층된 웨이퍼에서의 열응력은, 단층 웨이퍼와 비교하였을 때, 웨이퍼간 상호작용으로 인하여 증가할 경향이 나타날 것으로 예상된다.
Cu TSV 지름을 작게 하면서 pitch를 줄여서 저항이 커지는 부분을 상쇄시키는 전략이 필요한 이유는?
다양한 구조적 변수에 따른 열응력 분석을 통해 3차원 적층 반도체 패키지에서 가장 약한 부분의 열응력 변화를 계산하여 가장 신뢰성 높은 구조를 찾고자 하였다. 단위 면적당 같은 Cu의 양을 가정하면 Cu TSV 지름과 pitch를 작게 할수록, 즉 Cu TSV 지름을 작게 그리고 밀도 높게 만들수록 von Mises 응력을 더 낮게 할 수 있음을 알 수 있었다. 따라서 Cu TSV 지름과 pitch가 작을수록 Cu TSV나 Cu 접합부에서의 소성 변형이나 균열이 발생할 가능성이 낮아져 기계적으로 높은 신뢰성을 가지게 된다. TSV의 지름이 작아질수록 전기적 측면에서는 저항이 높아지는 단점이 있지만 기계적으로는 더 높은 신뢰성을 가지는 장점이 있게 된다. 따라서 TSV 지름을 작게 하면서 pitch를 줄여서 저항이 커지는 부분을 상쇄시키는 전략이 필요하다.
참고문헌 (13)
N. Koyanagi, H. Kurino, K. W. Lee, K Sakuma, N Miyakawa and H Itani, "Future System-on-Silicon LSI Chips", IEEE Micro. 18, 17 (1998).
J.O. Seong and B. Daniel, "High Density, Aspect Ratio Through-wafer Electrical Interconnect Vias for Low Cost, Generic Modular MEMS Packaging", Advanced Packaging Materials, 8 (2002).
M. Karnezos, "3D Packaging: Where All Technologies Come Together", IEEE/CPMT/Semi 29th International Electronics Manufacturing Symposium, 64 (2004).
K. W. Guarini, A. W. Topol, M. Ieong, R. Yu, L. Shi, M. R. Newport, D. J. Frank, D. V. Singh, G. M. Cohen, S. V. Nitta, D. C. Boyd, P. A. O'Neil, S. L. Tempest, H. B. Pogge, S. Purushothaman and W. E. Haensch, "Electrical Integrity of State-of-the-art 0.13 ${\mu}m$ SOI CMOS Devices and Circuits Transferred for Three-dimensional (3D) Integrated Circuit (IC) Fabrication", IEEE International Electron Devices Meeting, 943 (2002).
Sang-Woon Seo and Gu-Sung Kim, "The Film Property and Deposition Process of TSV Inside for 3D Interconnection", J. Microelectron. Packag. Soc., 15(3), 47 (2008).
Min-Seung Yoon, "Introduction of TSV (Through Silicon Via) Technology", J. Microelectron. Packag. Soc., 16(1), 1 (2009).
R.R. Reeber and K. Wang, "Thermal expansion and lattice parameters of group IV semiconductors", Mater. Chem. Phys. 46, 259 (1996).
K.H. Hellwege and A.M. Hellwege, Landolt-Bornstein: Numerical Data and Functional Relationships in Science and Technology, Group III: Vol. 1, Springer-Verlag (1966).
M.B. Bever, Encyclopedia of Materials Science and Engineering, Pergamon Press (1986).
Liu Chen, Qun Zhang, Guozhong Wang, Xiaoming Xie and Zhaonian Cheng, "The Effects of Underfill and Its Material Models on Thermomechanical Behaviors of a Flip Chip Package", IEEE T. Adv. Packaging. 24(1), 17 (2001).
C. J. Smithells, Metals Reference Book, Vol. III, pp. 686-708, Butterworths, London (1967).
Jing Zhang 1, Max O. Bloomfield, Jian-Qiang Lu, Ronald J. Gutmann, Timothy S. Cale, "Thermal stresses in 3D IC interwafer interconnects", Microelectron. Eng., 82, 534 (2005).
※ AI-Helper는 부적절한 답변을 할 수 있습니다.