선택한 단어 수는 입니다.
최소 단어 이상 선택하여야 합니다.
최소 단어 이상 선택하여야 합니다.
선택한 단어 수는 30입니다.
최대 10 단어까지만 선택 가능합니다.
최대 10 단어까지만 선택 가능합니다.
문제 정의
- 본 논문에서는 제주 80kV Pilot HVDC 시스템 및 제어기를 PSCAD/EMTDC를 통하여 모델링하고, 시뮬레이션을 통해 검증하였다. 제주 계통 연계 시뮬레이션을 위해 테브난 등가 임피던스, 등가 관성(Hdc), 등가 Td0'을 구함으로써 ac 계통을 축약하였으며, 80kV HVDC 시스템의 컨버터 변압기, 고조파 필터 및 dc 송전선로 파라미터를 적용하였다.
- 인버터의 경우 정류기와 달리 점호각 제어가 아닌 소호각 제어를 하는데, ac 계통의 고장 또는 전압 강하 등으로 발생할 수 있는 컨버터 밸브의 정류 실패(Commutation Failure)를 방지하려는 목적이다. 80kV HVDC 시스템의 컨버터 밸브에서 측정한 소호각의 평균값을 제어기의 입력으로 한다.
제안 방법
- 따라서 HVDC 변환소가 연계되는 모선에 ac측 전류의 고조파 왜곡을 저감시키고, 고조파 전압을 허용 가능한 수준으로 낮추도록 고조파 필터를 설치하게 된다[7]. 80kV HVDC 시스템의 고조파 필터는 12차와 24차 고조파를 동시에 제거하는 Double-tuned filter를 설계하였다. 필터 설계를 위해 12차와 24차를 튜닝주파수(ω1 , ω2)로 설정하고, 고조파 차수가 적은 중간주파수 병렬 공진 차수(ωp)를 설정하여 식(6)을 통해 나머지 차수 (ωs )를 구하게 되며, 식(7)∼(10)을 통해서 각 필터 파라미터의 값을 구하게 된다.
- 제어기는 변환소 컨버터 동작에 따라 인버터 제어기와 정류기 제어기로 나뉘며, 인버터는 전류제어기, 전압제어기, 점호각 제어기로 구성 하였고, 정류기는 전류제어기 및 전압제어기로 구성하였다. HVDC 제어기 V-I 특성곡선에 VDCOL을 적용 하여 계통 고장 및 순시 전압 강하 등에 의해 전류실패가 발생하는 것을 방지하였다. 제어기의 동특성 검증을 위해 PSCAD/EMTDC상에서 단위응답, 단상 지락 고장, 3상 지락 고장을 시뮬레이션하여, 80kV HVDC 제어기의 성능을 검증하였다.
- 제주 계통과의 연계 시뮬레이션을 위해 ac 계통을 축약하였으며, 80kV HVDC 시스템의 컨버터 변압기, 고조파 필터 및 DC 송전선로의 설계 파라미터를 적용하여 dc 계통을 구현하였다. HVDC 제어기는 ac 계통에 연계된 컨버터의 운전모드에 따라 인버터 제어기와 정류기 제어기로 나누어 구성하였다. 인버터와 정류기의 V-I 특성곡선에 계통 고장 및 순시 전압 강하 등에 의해 정류실패가 발생하는 것을 방지하려는 목적으로 VDCOL(Voltage Dependent Current Order Limit)을 적용하여, ac 전압의 변동에 따라 전류제어기의 지령을 설계 범위 이내로 제한하였다[4].
- HVDC 컨버터의 제어 시스템에 있어서 50차 이상의 고조파 해석이 무의미하며, 이러한 높은 고조파를 바이패스하여 계통 임피던스에서 무시할 수 있도록 50차에 해당하는 Shunt 저항을 등가 리액턴스에 병렬 접속하였다. 그림 3에 사이리스터에서 발생하는 고조파의 차폐를 고려하여 계통 임피던스(Rs + jXsc)에 바이패스 저항(Rh)를 추가한 ac 계통 등가 임피던스를 나타내었다.
- ac 계통 및 HVDC 제어기를 포함한 제주 80kV HVDC 시스템을 PSCAD/EMTDC 프로그램으로 모델링하였으며, 계통 등가 임피던스, ac 및 dc 고조파 필터, 무효전력 보상 장치, 변환용 변압기, 사이리스터 밸브, 평활 리액터, dc 송전선로의 설계 파라미터를 입력 하여, 실제 시스템과 동일하게 구현하였다.
- PSCAD/EMTDC상에서 구현한 80kV HVDC 시스템의 제어기는 인버터측 제어기와 정류기측 제어기로 구성된다. 각각의 제어기는 그림 5와 같은 전압-전류 특성곡선에 따른 제어기능을 구현하도록 하였으며, 이를 위해서, 정류기측은 전압제어기와 전류제어기를 적용하고, 인버터측에는 소호각 제어기, 전류제어기, 전압 제어기를 적용하였다.
- 고장 후의 복귀를 돕기 위해, 양측 모두에 VDCOL(Voltage dependent current order limiter) 특성을 부가하였다. 각각의 제어기에서 출력하는 점호각 값을 비교하여 인버터에서는 최소값을 제어지령으로 선택하고, 정류기에서는 최대값을 제어지령으로 선택한다.
- 두 개의 적분 제어기를 이용하기 위해 인버터에서는 전류 지령과 전류 응답 간에 0.1pu에 해당하는 전류 마진을 적용하였다.
- 따라서 계통을 모델링하기 위해 ac 계통의 테브난 등가 임피던스, HVDC 변환소 모선의 등가 관성(Hdc) 및 제주 ac 계통 등가 AVR(Automatic Voltage Regulator)제어기의 시정수를 구하기 위해 등가 Td0'를 구하여 HVDC 시스템의 계통 연계를 구성하였다.
- 기존의 HVDC#1 시스템이나, HVDC#2 시스템의 경우는 시스템 개발 및 제작에 필요한 자료를 제작사에 제공하고, 턴키 방식으로 수주하였기 때문에, 자체적으로 HVDC 시스템을 설계하고, 시뮬레이션 등을 통해 제어기의 운전 특성 및 성능을 검증할 수 없었다. 따라서, HVDC 시스템에 따른 제어기 개발 및 성능 검증을 위해, 80kV Pilot HVDC 시스템을 시뮬레이션 프로그램인 PSCAD/EMTDC를 이용하여 등가 모델링하고, HVDC 인버터와 정류기에 전압-전류 특성 곡선을 적용한 각각의 제어기를 설계하고 구현하였다.
- 시뮬레이션을 통해 제어기의 성능을 확인할 수 있도록 HVDC 시스템의 정상상태운전 중에 ac 계통 단상 고장 및 3상 고장을 발생시켰으며, 고장 해소 후 빠르게 정상상태로 회복하는 제어 특성을 확인할 수 있다. 또한 정상상태에서 전류 제어기에 스텝 응답을 인가하여 제어기의 동특성을 확인하였다.
- 무효전력 보상 기능의 구현을 위하여 정류기와 인버터 측에 각각 2개의 고조파 필터를 적용하였다. 그림 4에 필터의 회로와 어드미턴스 특성을 나타내었다.
- PSCAD/EMTDC 프로그램에서 컨버터 사이리스터 밸브를 표현하기 위해서는 개별 사이리스터 소자를 적용하거나, 소호각 측정 회로 기능이 포함된 사이리스터 모듈을 적용할 수 있다. 본 논문에서는 시스템의 제어기 동특성을 시뮬레이션하기 위한 목적으로 사이리스터 모듈을 적용하였다.
- 인버터와 정류기의 V-I 특성곡선에 계통 고장 및 순시 전압 강하 등에 의해 정류실패가 발생하는 것을 방지하려는 목적으로 VDCOL(Voltage Dependent Current Order Limit)을 적용하여, ac 전압의 변동에 따라 전류제어기의 지령을 설계 범위 이내로 제한하였다[4]. 설계한 제어기의 동특성을 시험하기 위해 PSCAD/EMTDC 프로그램을 통해 시뮬레이션하였고, 전류제어기의 단위응답특성, ac 계통 단상 지락 고장, ac 계통 3상 지락 고장의 경우에 대해 그 결과를 확인하였다.
- HVDC 시스템은 정류기와 인버터 양단 모두 ac 계통과 연계되는 전력시스템으로서, HVDC 시스템의 초기 기동과 정상상태 운전 등의 기본 동작 뿐 아니라, ac 계통 과전압, 순시 정전, 저전압, 단상 지락 고장 및 3상 고장, dc 계통 고장 등와 같은 비주기적인 특수 상황에서의 ac와 dc 계통간 상호 연계한 동작 특성을 검증하여[1],[2], 예측가능한 고장상황 등에 사전에 대비할 필요가 있다. 이를 위해서는 HVDC 시스템의 모델링을 통한 시뮬레이션이 이루어져야 하며, 모델링에는 ac 계통 등가전원, 등가 임피던스를 포함하는 ac 등가 계통 및 컨버터 변압기, 사이리스터 밸브, 평활 리액터, ac 고조파 필터, dc 송전선로 등을 포함하는 dc 계통으로 구성하여[3], 정상상태 및 과도상태 시뮬레이션을 통해 운전 특성을 검증할 수 있다. 기존의 HVDC#1 시스템이나, HVDC#2 시스템의 경우는 시스템 개발 및 제작에 필요한 자료를 제작사에 제공하고, 턴키 방식으로 수주하였기 때문에, 자체적으로 HVDC 시스템을 설계하고, 시뮬레이션 등을 통해 제어기의 운전 특성 및 성능을 검증할 수 없었다.
- 전압제어기의 입력은 인버터에서 측정한 전압이며, 인버터의 점호각 동작 범위는 70°∼150°이므로, 점호각에 따라 전압의 증감이 반대로 변화하는 변곡점(90°)으로 인해 제어가 불안정해지는 것을 막기 위해 입력값에 절대값을 취하였다.
- 인버터와 마찬가지로 정류기에도 전압제어기가 적용되며, 정류기의 입력 전압은 저역 통과 필터 및 절대값을 취한다. 정상상태에서는 정류기의 전류제어기가동작하므로 최소값 선택기를 적용하였다. 정류기의 전압 지령은 인버터에서와 달리 1.
- 제주 계통 연계 시뮬레이션을 위해 테브난 등가 임피던스, 등가 관성(Hdc), 등가 Td0'을 구함으로써 ac 계통을 축약하였으며, 80kV HVDC 시스템의 컨버터 변압기, 고조파 필터 및 dc 송전선로 파라미터를 적용하였다. 제어기는 변환소 컨버터 동작에 따라 인버터 제어기와 정류기 제어기로 나뉘며, 인버터는 전류제어기, 전압제어기, 점호각 제어기로 구성 하였고, 정류기는 전류제어기 및 전압제어기로 구성하였다. HVDC 제어기 V-I 특성곡선에 VDCOL을 적용 하여 계통 고장 및 순시 전압 강하 등에 의해 전류실패가 발생하는 것을 방지하였다.
- HVDC 제어기 V-I 특성곡선에 VDCOL을 적용 하여 계통 고장 및 순시 전압 강하 등에 의해 전류실패가 발생하는 것을 방지하였다. 제어기의 동특성 검증을 위해 PSCAD/EMTDC상에서 단위응답, 단상 지락 고장, 3상 지락 고장을 시뮬레이션하여, 80kV HVDC 제어기의 성능을 검증하였다.
- 제주 계통 연계 시뮬레이션을 위해 테브난 등가 임피던스, 등가 관성(Hdc), 등가 Td0'을 구함으로써 ac 계통을 축약하였으며, 80kV HVDC 시스템의 컨버터 변압기, 고조파 필터 및 dc 송전선로 파라미터를 적용하였다.
- 제주 계통과의 연계 시뮬레이션을 위해 ac 계통을 축약하였으며, 80kV HVDC 시스템의 컨버터 변압기, 고조파 필터 및 DC 송전선로의 설계 파라미터를 적용하여 dc 계통을 구현하였다. HVDC 제어기는 ac 계통에 연계된 컨버터의 운전모드에 따라 인버터 제어기와 정류기 제어기로 나누어 구성하였다.
대상 데이터
- 시스템은 bipolar ±80kV, 60MW 정격의 HVDC 시스템이며, 정류기와 인버터 측에 12펄스 컨버터로 구성되어 있다.
성능/효과
- 05[s]의 ac 계통 단상 지락 고장을 시뮬레이션한 결과를 나타낸다. 80kV HVDC 시스템에서 고장 해소 후 제어기의 빠른 동특성에 의해 dc 전압 및 전류를 회복 하는 것을 확인할 수 있다.
- 05[s]의 3상 지락 고장을 시뮬레이션하였으며, 80kV HVDC 모델에서의 결과를 나타낸다. t=1[s]에서 ac 3상 전압이 고장에 의해 0.05[s]의 구간 동안 영전압이 되며, 80kV HVDC 시스템의 dc 전압 및 전류는 0으로 감소하지만, 고장 해소 후 제어기의 빠른 동특성에 의해 dc전압 및 전류를 회복하는 것을 확인할 수 있다.
- 시뮬레이션을 통해 제어기의 성능을 확인할 수 있도록 HVDC 시스템의 정상상태운전 중에 ac 계통 단상 고장 및 3상 고장을 발생시켰으며, 고장 해소 후 빠르게 정상상태로 회복하는 제어 특성을 확인할 수 있다. 또한 정상상태에서 전류 제어기에 스텝 응답을 인가하여 제어기의 동특성을 확인하였다.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.