최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기電子工學會論文誌. Journal of the Institute of Electronics Engineers of Korea. CI, 컴퓨터, v.48 no.5 = no.341, 2011년, pp.74 - 82
양유석 (인하대학교 전자공학과) , 김덕환 (인하대학교 전자공학과)
SSD has a limitation of number of erase/write cycles and does not allow in-place update unlike the hard disk because SSD is composed of an array of NAND flash memory. Thus, FTL is used to effectively manage SSD of having different characteristics from traditional disk. FTL has page, block, log-block...
* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.
핵심어 | 질문 | 논문에서 추출한 답변 |
---|---|---|
BAST는 어떤 방식을 사용하는가? | BAST는 로그 블록이라는 빈 블록을 쓰기 버퍼로 할당하여 쓰기 요청을 처리하는 방식을 사용한다. 데이터 블록과 로그 블록은 1:1로 연관 되어 있으며, 데이터 블록에서 갱신 연산이 발생할 경우, 로그 블록이 할당되어 로그 블록의 페이지에 데이터를 기록한다. | |
PRAM이 차세대 저장장치로 주목 받는 이유는 무엇인가? | PRAM의 경우 비휘발성이라는 장점이 있지만, DRAM이나 SRAM에 비해 속도가 떨어지기 때문에 실제 적용하는데 어려움이 있다. 하지만 저장장치로는 플래시 메모리보다 저장 속도가 빠르고, 플래시 메모리의 덮어쓰기가 안 되는 단점을 보안할 수 있어 플래시 메모리를 대체 할 수 있는 차세대 저장장치로 주목 받고 있다. 따라서 본 논문에서는 PRAM을 사용하여 낸드 플래시의 단점을 보안하고, 성능을 향상 시키는 방법을 제안한다. | |
FTL은 맵핑 방식에 따라 어떻게 분류하는가? | FTL은 맵핑 방식에 따라 세 가지로 분류 하는데, 페이지 단위로 맵핑하는 페이지 맵핑 방식[2], 블록 단위를 기준으로 하는 블록 맵핑 방식[3], 그리고 페이지 맵핑 방식과 블록 맵핑 방식의 장점을 취한 하이브리드 맵핑 방식이 있다[4∼5]. 페이지 맵핑 방식의 경우 쓰기의 가장 작은 단위인 페이지를 기준으로 하기 때문에, 플래시 메모리의 저장 공간이 클수록 맵 테이블의 크기가 커지게 되고, 맵 테이블을 관리하는 DRAM의 저장 공간 또한 늘어나야 하는 단점을 가지고 있다. |
Intel Corporation, "Understanding the Flash Translation Layer Specification," http://developer.intel.com, 1998.
A. Birrel, M. Isard, C. Thancker, and T. Wobber, 2007. "A design for High-Performance Flash Disks". ACM SIGOPS Operating Systems Review, 41(2), April 2007.
A. Ban. "Flash file system. United States Patent", No. 5,404,485, April 1995.
J. Kim, J.M. Kim, S.H. Noh, S. Min, and Y. Cho. "A Space-Efficient Flash Translation Layer for Compactflash Systems", IEEE Transactions on Consumer Electronics, 48(2), pp.366-375, 2002.
S.-W. Lee, D.-J. Park, T.-S. Chung, D.H. Lee, S. Park, and H.-J. Song, "A Log Buffer-Based Flash Translation Layer Using Fully-Associative Sector Translation", ACM Transactions on Embedded Computing Systems, 6(3), Article 18, 2007.
S. Im and D. Shin. Storage architecture and software support for SLC/MLC combined flash memory. In Proceedings of the 2009 ACM symposium on Applied Computing, pp.1664-1669, 2009.
G.H. Koh and et el., 2004. "PRAM Process Technology", in Proceeding of the IEEE International Conference on Integrated Circuit Design and Technology, 2004.
Kinam Kim and G.H. Koh, 2004. "Future Memory Technology including Emerging New Memories", in Proceedings of 24th International Conference on Microelectronics, NIS, Serbia and Montenegro, May, 2004.
양유석, 송재석, 김덕환, "데이터 할당과 선반입 기법을 이용한 SSD 스토리지의 성능 향상", 대한전자공학회 추계학술대회 논문집, pp.599-600, 2010년 11월.
Y. Joo, et al. "Energy-and endurance-away design of phase change memory caches", In Proceedings of DATE, 2010.
J. K. Kim et al., "A PRAM and NAND flash hybrid architecture for high-performance embedded storage subsystems," in Proceedings of 2008, pp. 31-40, 2008.
G. Sun, Y. Joo, Y. Chen, D. Niu, Y. Xie, Y. Chen, and H. Li. A hybrid solid-state storage architecture for the performance, energy consumption, and lifetime improvement. In Proceedings of HPCA'10, Jan 2010.
Y. Park et al., "PFFS: a scalable flash memory file system for the hybrid architecture of phase-change RAM and NAND flash," in Proceedings of ACM SAC 2008, pp. 1498-1503, 2008.
N. Agrawal and et al. "Design Tradeoffs for SSD Performance", in Proceedings of USENIX, 2008.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.