최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기전기전자재료학회논문지 = Journal of the Korean institute of electronic material engineers, v.24 no.5, 2011년, pp.359 - 363
이진민 ((주)엘엔티연구소)
To integrate the sensor driver and logic circuits, fabricating down scaled transistors has been main issue. At this research, short channel effects were analyzed after n channel polycrystalline silicon thin film transistor was fabricated at high temperature. As a result, on current, on/off current r...
* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.
핵심어 | 질문 | 논문에서 추출한 답변 |
---|---|---|
펀치스루 현상과 기생병렬 BJT 현상은 어떤 문제를 일으키는가? | 이는 인가된 게이트 전압에 의해 채널의 하단이 p형으로 변화되며 발생되는 기생병렬 BJT 효과(parerel bipolar junction transistor effect) 현상에 의한 것으로 보인다 [6-8]. 따라서 이러한 펀치스루 현상과 기생병렬 BJT 현상은 다결정 박막 트랜지스터의 파괴전압을 낮추고, 소자의 열화를 발생시켜 신뢰성이나 성능에 좋지 않은 영향을 미칠 것으로 사료되므로 이에 대한 구조적 연구가 추가되어야 할 것으로 사료된다. | |
TFT는 어떤 기술의 발전에 힘입어 센서 및 구동회로를 집적화하기 위한 소자로 발전했는가? | 실리콘 박막 트랜지스터 (thin film transistor)는 평면 디스플레이의 구동소자에 적용되며 많은 연구가 진행되어 왔다 [1]. 특히 절연체 상에 제조가 되는 TFT는 MEMS (micro electro mechanical system)기술과 NEMS (nano electro mechanical system)기술의 발전에 힘입어 센서와 구동회로를 집적화하기 위한 소자로 매우 적합하다 [2]. 최근 RFID (radio-frequency identification)를 접목시킨 USN (ubiquitous sensor network)의 다양한 응용과 적용 가능성이 높아지면서 보다 더 높은 집적화를 위한 단채널 TFT에 대한 많은 연구가 선행되고 있다 [3,4]. | |
다결정 실리콘 박막 트랜지스터의 제조공정은 어떠한가? | 실험에 사용될 고온에서 제조된 다결정 실리콘 박막 트랜지스터의 제조공정은 다음과 같다. 석영 (quatrz)기판에 활성층으로 사용할 비정질 실리콘을 온도 550℃에서 1,000 Å의 두께로 LPCVD (low pressure chemical vapor deposition)증착방법을 사용하여 증착하였다. 증착된 비정질 실리콘에 실리콘 이온을 주입한 후 활성층의 영역을 위해 마스크 얼라이너를 이용한 사진공정과 RIE (reactive ion etch)방법을 이용한 식각공정을 통하여 활성층을 형성시켰다. 이후 게이트 산화막을 확산로에서 열산화성장법으로 950℃에서 1,000 Å 두께로 성장시켰다. 이때 열산화 공정에 의해 활성층이 결정화 되도록 유도하였다. 이 후 게이트전극을 LPCVD로 625℃온도에서 1,000 Å 두께로 증착한 후 게이트 영역 형성을 위해 사진과 식각공정을 진행하였다. 건식식각 시 게이트 전극층과 게이트 산화막을 동시에 식각하여 활성층이 드러나도록 하였다. 드레인과 소오스 및 게이트 영역의 형성은 하이 에너지 이온주입을 통해 형성하였다. 주입된 불순물은 n형의 TFT형성을 위해 비소 (As)를 95 keV, 3×1015/cm2 조건으로 사용하였다 [5]. 패시베이션을 위해 PECVD (plasma enhanced chemial vapor deposition)방법으로 산화막을 1 ㎛ 두께로 증착 후 컨텍 홀을 사진과 식각방법으로 형성시켰다. 직류 마그네트론 스퍼터링 방법을 통해 1% 실리콘이 포함된 알루미늄을 1 ㎛ 두께로 증착하였다. 마지막으로 사진과 식각공정을 통한 금속 패터닝 후 얼로이 공정을 위해 450℃의 온도에서 1 hr 동안 열처리를 진행하였다. |
Z. Yodasaka, H. Ohshima, Mat. Res. Soc. Symp. Proc., 182, 333 (1990).
A. G. Lewis, IEDM Tech. Dig., 264 (1988).
H. Oshima and S. Morozumi, IEDM Tech. Dig., 157 (1989).
C. T. Sah, IEEE Trans. Elec. Dev., 11, 342 (1964).
J. Graul, A. Glasl, and H. Murrmann, IEEE J. Solid State Circuits, 11, 491 (1976).
H. C. de Graaft and J. G. de Groot, IEEE Trans. Elec. Dev., 26, 1771 (1979).
T. H. Ning and R. D. Isaac, IEEE Trans. Elec. Dev., 33, 2051 (1980).
T. Noguchi, H. Hayashi, and T. Ohshima, Jpn. J. Ap pl. Phys., 25, 121 (1986).
*원문 PDF 파일 및 링크정보가 존재하지 않을 경우 KISTI DDS 시스템에서 제공하는 원문복사서비스를 사용할 수 있습니다.
Free Access. 출판사/학술단체 등이 허락한 무료 공개 사이트를 통해 자유로운 이용이 가능한 논문
※ AI-Helper는 부적절한 답변을 할 수 있습니다.