[논문]고주파 시스템 온 칩 응용을 위한 온 칩 검사 대응 설계 회로

류지열; 노석호

doi:10.6109/jkiice.2011.15.3.632

고주파 시스템 온 칩 응용을 위한 온 칩 검사 대응 설계 회로
On-Chip Design-for-Testability Circuit for RF System-On-Chip Applications 원문보기

한국해양정보통신학회논문지 = The journal of the Korea Institute of Maritime Information & Communication Sciences, v.15 no.3, 2011년, pp.632 - 638

류지열 (부경대학교 정보통신공학과) , 노석호 (안동대학교 전자공학과)

초록
AI-Helper

본 논문은 고주파 시스템 온 칩 응용을 위한 온 칩 검사 대응 설계 (Design-for-Testability, DFT) 회로를 제안한다. 이러한 회로는 고주파 회로의 주요 성능 변수들 즉, 입력 임피던스, 전압이득, 잡음지수, 입력 전압 정재비 (VSWRin) 및 출력 신호대 잡음비 (SNRout)를 고가의 장비없이 측정 가능하다. 이러한 고주파 검사 회로는 DFT 칩으로부터 측정된 출력 DC 전압에 실제 고주파 소자의 성능을 제공하는 자체 개발한 이론적인 수학적 표현식을 이용한다. 제안한 DFT 회로는 외부 장비를 이용한 측정 결과와 비교해 볼 때 고주파 회로의 주요 성능 변수들에 대해 5.25GHz의 동작주파수에서 2%이하의 오차를 각각 보였다. DFT 회로는 고주파 소자 생산뿐만 아니라 시스템 검사 과정에서 칩들의 성능을 신속히 측정할 수 있으므로 불필요한 소자 복사를 위해 소요되는 엄청난 경비를 줄일 수 있으리라 기대한다.

Abstract ▼ AI-Helper

This paper presents on-chip Design-for-Testability (DFT) circuit for radio frequency System-on-Chip (SoC) applications. The proposed circuit measures functional specifications of RF integrated circuits such as input impedance, gain, noise figure, input voltage standing wave ratio (VSWRin) and output signal-to-noise ratio (SNRout) without any expensive external equipment. The RF DFT scheme is based on developed theoretical expressions that produce the actual RF device specifications by output DC voltages from the DFT chip. The proposed DFT showed deviation of less than 2% as compared to expensive external equipment measurement. It is expected that this circuit can save marginally failing chips in the production testing as well as in the RF system; hence, saving tremendous amount of revenue for unnecessary device replacements.

주제어

AI 본문요약
AI-Helper

* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.

문제 정의

본 논문에서는 고주파 저잡음 증폭기의 검사에 대한 연구를 수행하였다. 우리의 고주파 검사 전략은 많은 고주파 소자 사양에 대한 수학적 방정식 유도를 포함한다.
본 논문에서는 대량생산 적용을 위한 방안으로써 시스템 온 칩 구현을 위해 load 보드 위에 설계된 외부 DFT 회로를 이용한 새로운 형태의 고주파 검사 회로를 제안한다. 이러한 회로는 소자 생산뿐만 아니라 시스템 검사 과정에서 결함을 가진 칩들을 신속히 검출할 수 있으므로 불필요한 소자 복사를 위해 소요되는 엄청난 경비를 줄일 수 있다.
본 논문은 고주파 시스템 온 칩 구현을 위한 온 칩 고주파 검사 회로를 제안하였다. 이러한 회로는 간단한 DC 측정만을 통해 고가의 외부 장비없이도 고주파 회로의 입력 임피던스의 크기, 전압이득, 잡음지수, 입력 전압 정재비 및 출력 신호대 잡음비의 측정을 가능하게 하였다.
이렇게 측정된 DC 전압들은 고주파 DUT를 위해 본 연구에서 개발한 수식을 이용하여 데시벨과 옴 단위로 변환된다. 본 연구에서는 우리의 이론을 연구하기 위해 고주파 저잡음 증폭기를 제작하였다. 다음은 우리의 접근 방법의 세부사항을 묘사한다.
그림 3은 고주파 저잡음 증폭기 회로도를 나타낸 것이다. 이러한 회로는 IEEE 802.11a 근거리 통신망에 응용하기 위해 설계되었다. 1볼트 전원전압에서 동작하며, 저전압 전원 공급에서도 높은 이득과 낮은 잡음지수를 가지도록 첫째 단과 다음 단간에 교류 결합 특성을 가진 2단 구조의 CE-CE(공통 에미터-공통 에미터) 토폴로지를 이용하였다.

가설 설정

회로 내에 결함이나 공정상의 미세변동으로 인해 저잡음 증폭기의 입력임피던스 값에 변동이 있을 경우 그림 2에 나타낸 피크 검출기 2의 출력 직류 전압 V_T2를 측정하여 저잡음 증폭기의 입력임피던스의 변화를 관찰한다. 본 연구에서 제안하는 측정 방법을 증폭기 회로에 적용하기 위해 아래와 같은 두가지 경우를 고려하였으며, 측정은 5GHz와 5.25GHz 사이에서 수행하였고 검사용 증폭기 내부에서 발생할 수 있는 결함이나 미세변동은 없는 것으로 가정한다.

제안 방법

11a 근거리 통신망에 응용하기 위해 설계되었다. 1볼트 전원전압에서 동작하며, 저전압 전원 공급에서도 높은 이득과 낮은 잡음지수를 가지도록 첫째 단과 다음 단간에 교류 결합 특성을 가진 2단 구조의 CE-CE(공통 에미터-공통 에미터) 토폴로지를 이용하였다. 전체 회로는 4개의 HBT (High Mobility Transistor; 고이동도 트랜지스터), 5개의 인덕터, 5개의 커패시터 및 6개의 저항으로 구성되어 있다.
다음 장은 DC 출력 전압을 이용하여 이러한 변수들의 수학적 표현식들을 포함한다. DUT 내에 결함이 있는 경우와 결함이 없는 경우에 대한 식들을 제안한다.
이러한 방법은 시간이 많이 걸리고 다양한 종류의 고가 검사 장비의 사용을 필요로 한다. 그러나 본 연구에서 제안하는 고주파 DFT 회로를 이용한 방법은 고가의 외부 측정 장비를 사용하지 않고도 검사 대상이 되는 고주파 소자 (RF DUT, RF Device Under Test) 및 외부의 고주파 검사 회로만을 이용하여 고주파 소자의 중요사양을 측정할 수 있다. 본 연구에서 제안하는 고주파 DUT 회로는 전체 측정 시스템이 간단하고 저가가 되도록 DC 전압 측정을 제공한다.
이러한 회로는 간단한 DC 측정만을 통해 고가의 외부 장비없이도 고주파 회로의 입력 임피던스의 크기, 전압이득, 잡음지수, 입력 전압 정재비 및 출력 신호대 잡음비의 측정을 가능하게 하였다. 기본 원리는 입력 임피던스 정합과 출력 전압 측정을 이용하였다. DFT 회로는 1V의 공급전압에서 동작하도록 설계되었으며, 0.
그림 1에서 스위치 2와 3을 닫고 스위치 1을 열었을 때 저잡음 증폭기의 임피던스를 측정할 수 있다. 기본 측정원리는 소스 임피던스(R_s)와 저잡음 증폭기 및 검사용 증폭기의 입력 임피던스들 간의 변화를 측정한다. 좀 더 자세히 설명하자면 소스 임피던스의 값은 변하지 않고 고정되어 있기 때문에 그림 2에 나타낸 검사용 증폭기를 이용하여 저잡음 증폭기 내부의 결함이 없을 경우와 결함이 있을 경우에 대해 그 입력임피던스의 변화를 관찰하고 측정한다.
이러한 회로는 소자 생산뿐만 아니라 시스템 검사 과정에서 결함을 가진 칩들을 신속히 검출할 수 있으므로 불필요한 소자 복사를 위해 소요되는 엄청난 경비를 줄일 수 있다. 본 논문에서 제안하는 회로는 고주파 DFT 검사방식은 저가 고주파 시스템 온 칩 구현을 향한 첫 단계를 대표한다.
DFT 회로는 검사용 증폭기와 두 개의 피크 검출기로 구성되었다. 본 방법에서는 고주파 회로의 성능을 측정하기 위해 동일 load 보드 위에 DFT 회로를 장착하였다. 제안한 DFT 회로는 외부 장비를 이용한 측정 결과 및 모델링에 의한 결과와 비교해 볼 때 입력 임피던스의 크기, 전압이득, 잡음지수, 입력 전압 정재비 및 출력 신호대 잡음비의 성능 결과에 대해 5.
본 연구에서 제안하는 DFT 회로의 성능을 증명하기 위해 2단 저잡음 증폭기를 설계하였다. 그림 3은 고주파 저잡음 증폭기 회로도를 나타낸 것이다.
그러나 본 연구에서 제안하는 고주파 DFT 회로를 이용한 방법은 고가의 외부 측정 장비를 사용하지 않고도 검사 대상이 되는 고주파 소자 (RF DUT, RF Device Under Test) 및 외부의 고주파 검사 회로만을 이용하여 고주파 소자의 중요사양을 측정할 수 있다. 본 연구에서 제안하는 고주파 DUT 회로는 전체 측정 시스템이 간단하고 저가가 되도록 DC 전압 측정을 제공한다. 이렇게 측정된 DC 전압들은 고주파 DUT를 위해 본 연구에서 개발한 수식을 이용하여 데시벨과 옴 단위로 변환된다.
본 연구에서는 설계된 DFT 회로의 정확성을 검증하기 위해 ±10%에서 ±25%의 변수 미세변동을 고려하였다.
이러한 회로는 온도나 기타 다른 외부 영향에 상당히 안정(stable)하며, 저전압 응용에 적합하다. 수동소자 C₁, L_b 및 L_e1은 입력 정합을 위해 사용하였고, C₂, L_c1 및 L_e2는 Q₁과 Q₂ 간의 정합을 위해 사용하였으며, C₃, C₄ 및 L_c2는 출력 정합을 위해 사용하였다.
그림 5(a) 및 (b)는 각각 저잡음 증폭기와 DFT 칩에 대한 칩 사진을 나타낸 것이다. 우리는 기생성분의 값들을 얻기 위해 포스트 과정을 수행하였다. 칩 면적은 각각 대략 1.
피크 검출기 출력 전압의 리플을 최소로 줄이기 위해 R₀₇와 C₀₅는 큰 값을 선택하였다. 우리는 또한 DFT 회로에 대해서 공정변수 변동 시뮬레이션을 수행하였다.
본 연구에서 제안하는 고주파 DUT 회로는 전체 측정 시스템이 간단하고 저가가 되도록 DC 전압 측정을 제공한다. 이렇게 측정된 DC 전압들은 고주파 DUT를 위해 본 연구에서 개발한 수식을 이용하여 데시벨과 옴 단위로 변환된다. 본 연구에서는 우리의 이론을 연구하기 위해 고주파 저잡음 증폭기를 제작하였다.
전체 측정 시스템은 50Ω 소스 저항 (Rs)을 가진 고주파 전압 발생기(vin), 3개의 고주파 릴레이 (S1, S2 및 S3), 외부 50Ω 저항(ZL) 및 1개의 직류 전압계(DC voltmeter)로 구성되어 있다.
기본 측정원리는 소스 임피던스(R_s)와 저잡음 증폭기 및 검사용 증폭기의 입력 임피던스들 간의 변화를 측정한다. 좀 더 자세히 설명하자면 소스 임피던스의 값은 변하지 않고 고정되어 있기 때문에 그림 2에 나타낸 검사용 증폭기를 이용하여 저잡음 증폭기 내부의 결함이 없을 경우와 결함이 있을 경우에 대해 그 입력임피던스의 변화를 관찰하고 측정한다. 회로 내에 결함이나 공정상의 미세변동으로 인해 저잡음 증폭기의 입력임피던스 값에 변동이 있을 경우 그림 2에 나타낸 피크 검출기 2의 출력 직류 전압 V_T2를 측정하여 저잡음 증폭기의 입력임피던스의 변화를 관찰한다.
5～6GHz의 주파수에서 100mV에서 180mV의 진폭을 가진 고주파 입력전원을 사용하였다. 측정된 출력 직류 전압들(V_T1과 V_T2)은 그림 2에 나타낸 피크 검출기 1과 2가 정상상태의 직류값을 제공하기 위해 40ns의 정착시간(settling time) 이후에 측정하였다.

대상 데이터

RF DFT 회로는 표 1에서 열거한 수학적 표현식들을 통해 저잡음 증폭기에 대한 성능 변수들을 발견하기 위하는데 사용될 수 있도록 DC 전압 (V_T1 및 V_T2)을 제공한다. 4.5～6GHz의 주파수에서 100mV에서 180mV의 진폭을 가진 고주파 입력전원을 사용하였다. 측정된 출력 직류 전압들(V_T1과 V_T2)은 그림 2에 나타낸 피크 검출기 1과 2가 정상상태의 직류값을 제공하기 위해 40ns의 정착시간(settling time) 이후에 측정하였다.
DFT 회로는 1V의 공급전압에서 동작하도록 설계되었으며, 0.18μm SiGe 공정으로 제작되었다.
본 연구에서 제안한 DFT 회로의 성능을 증명하기 위해 그림 1에 나타낸 모든 회로 성분들로 구성된 측정 보드를 제작하였다. RF DFT 회로는 표 1에서 열거한 수학적 표현식들을 통해 저잡음 증폭기에 대한 성능 변수들을 발견하기 위하는데 사용될 수 있도록 DC 전압 (V_T1 및 V_T2)을 제공한다.
저잡음 증폭기와 DFT 칩은 Freescale Semiconductor 사의 0.18 μm BiCMOS SiGe 공정을 제작되었다.
1볼트 전원전압에서 동작하며, 저전압 전원 공급에서도 높은 이득과 낮은 잡음지수를 가지도록 첫째 단과 다음 단간에 교류 결합 특성을 가진 2단 구조의 CE-CE(공통 에미터-공통 에미터) 토폴로지를 이용하였다. 전체 회로는 4개의 HBT (High Mobility Transistor; 고이동도 트랜지스터), 5개의 인덕터, 5개의 커패시터 및 6개의 저항으로 구성되어 있다. 그리고 저전압 및 저소비전력 특성을 제공하기 위해 밴드갭 참조 구조(band-gap reference) 바이어스 회로가 각 단에 바이어스 전류를 공급하기 위해 사용되어 있다.

이론/모형

그림 6(a), (b), (c), (d) 및 (e)는 주파수에 따른 저잡음 증폭기의 입력 임피던스의 크기, 전압이득, 잡음지수, 입력 전압 정재비 및 출력 신호대 잡음비의 측정 결과를 각각 나타낸 것이다. 그림에서 측정 결과는 외부의 고주파 측정 장비를 이용하였고, 모델링 결과는 고주파 등가 모델을 이용하였다 [7-8]. 제안된 DFT 결과는 그림 1에서 나타낸 측정 시스템을 이용하였다.
본 연구에서는 저잡음 증폭기와 DFT 칩에 대한 레이아웃과 포스트 과정을 수행하기 위해 Cadence Virtuoso를 이용하였다. 저잡음 증폭기와 DFT 칩은 Freescale Semiconductor 사의 0.

성능/효과

제안된 DFT 결과는 그림 1에서 나타낸 측정 시스템을 이용하였다. 그림에서도 알 수 있듯이 본 연구에서 제안하는 DFT 회로를 이용한 측정 결과는 외부 장비를 이용한 측정 결과 및 모델링에 의한 결과와 비교해 볼 때 5.25GHz의 동작주파수에서 2%이하의 오차를 각각 보였다. 이러한 결과들은 본 연구에서 제안하는 DFT 회로를 이용한 검사방법이 저가의 장비만을 이용해도 저잡음 증폭기의 주요 사양들을 측정할 수 있음을 보여준다.
표 3에 표현된 결과들은 표 1에 표현되어 있듯이 저잡음 증폭기의 입력임피던스와 전압이득을 구하는데 사용되었다. 이러한 결과들에서 예측할 수 있듯이 V_T1은 5.25GHz에서 가장 큰 값을 보였고, 주파수가 증가할 때 V_T2의 값도 함께 증가하였다.
25GHz의 동작주파수에서 2%이하의 오차를 각각 보였다. 이러한 결과들은 본 연구에서 제안하는 DFT 회로를 이용한 검사방법이 저가의 장비만을 이용해도 저잡음 증폭기의 주요 사양들을 측정할 수 있음을 보여준다.
본 방법에서는 고주파 회로의 성능을 측정하기 위해 동일 load 보드 위에 DFT 회로를 장착하였다. 제안한 DFT 회로는 외부 장비를 이용한 측정 결과 및 모델링에 의한 결과와 비교해 볼 때 입력 임피던스의 크기, 전압이득, 잡음지수, 입력 전압 정재비 및 출력 신호대 잡음비의 성능 결과에 대해 5.25GHz의 동작주파수에서 2%이하의 오차를 각각 보였다. 우리는 본 연구에서 제작된 DFT 회로가 기존의 고가 검사 장비 대신 고주파 회로의 결함 검사나 성능검사에 적용될 수 있으리라 기대한다.

후속연구

25GHz의 동작주파수에서 2%이하의 오차를 각각 보였다. 우리는 본 연구에서 제작된 DFT 회로가 기존의 고가 검사 장비 대신 고주파 회로의 결함 검사나 성능검사에 적용될 수 있으리라 기대한다.

질의응답

핵심어	질문	논문에서 추출한 답변
	고주파 집적회로 소자를 검사하는데 드는 비용이 많이 드는 이유는?	그 중에서도 고주파 집적회로 소자를 검사하는데 드는 비용은 소자 전체 생산비용의 약 절반을 차지하는 실정이다[1-6]. 그 이유는 대부분의 고주파 회로는 검사할 때 반드시 캘리브레이션 과정을 밟아야 하고 많은 검사를 동시에 하기 힘들며, 검사해야 할 항목이아날로그 소자보다 더 많을 뿐만 아니라 고가의 측정 장비를 이용해야 하기 때문이다.
	전통적인 고주파 시스템 및 소자 검사 방법은 무엇을 측정하는가?	전통적인 고주파 시스템 및 소자 검사 방법은 S 파라미터, 이득, 잡음지수 및 third-order input intercept point (IIP3)등을 측정한다. 이러한 방법은 시간이 많이 걸리고 다양한 종류의 고가 검사 장비의 사용을 필요로 한다.
	전통적인 고주파 시스템 및 소자 검사 방법의 단점은?	전통적인 고주파 시스템 및 소자 검사 방법은 S 파라미터, 이득, 잡음지수 및 third-order input intercept point (IIP3)등을 측정한다. 이러한 방법은 시간이 많이 걸리고 다양한 종류의 고가 검사 장비의 사용을 필요로 한다. 그러나 본 연구에서 제안하는 고주파 DFT 회로를 이용한 방법은 고가의 외부 측정 장비를 사용하지 않고도 검사 대상이 되는 고주파 소자 (RF DUT, RF Device Under Test) 및 외부의 고주파 검사 회로만을 이용하여 고주파 소자의 중요사양을 측정할 수 있다.

참고문헌 (11)

J.-Y. Ryu and S.-H. Noh, "A New Design-for- Testability Circuit for Low Noise Amplifiers," Journal of Korea Institute of Telematics and Electronics, Vol. 43, No. 3, pp. 317-326, March 2006.
J.-Y. Ryu, B. C. Kim, S.-T. Kim, and V. Varadarajan, "Novel Defect Testing of RF Front End UsingInput Matching Measurement," 9th IEEE IMSTW, Vol. 9, pp. 31-34, June 2003.
D. Lupea, U. Pursche and H.-J. Jentschel, "RF-BIST: Loopback Spectral Signature Analysis," IEEE Proc. of the 2003 DATE Conference and Exhibition, pp. 478-483, Mar. 2003.
J. Dabrowski, "BiST Model for IC RF-Transceiver Front-End," 2003 Proceedings of the 18th IEEE Int. Sym. on DFT in VLSI SYSTEMS, pp. 295-302, Nov. 2003.
B. R. Veillette and G. W. Roberts, "A Built-in Self-Test Strategy for Wireless Communication Systems," Proceedings of the 1995 ITC, pp. 930-939, Oct. 1995.
M. Soma, "Challenges and Approaches in Mixed Signal RF Testing," IEEE Proc., pp. 33-37, 1997.
J.-Y. Ryu, B.C. Kim and I. Sylla, "A New BIST Scheme for 5GHz Low Noise Amplifiers," IEEE 9th European Test Symposium, pp. 228-233, 2004.
J.-Y. Ryu and S.-H. Noh, "Novel Defect Testing of RF Front End Using Input Matching Measurement," Conference of The Korean Institute Of Maritime information & Communication Science, Vol. 7, No. 2, pp. 818-823, October 2003.
J.-Y. Ryu and S.-H. Noh, "A New RF Test Circuit on a DFT Technique," Conference of The Korean Institute Of Maritime information & Communication Science, Vol. 10, No. 1, pp. 902-905, May 2006.
G. Gonzalez, Microwave Transistor Amplifiers: Analysis and Design 2nd Edition, Prentice Hall, pp. 212-293, 1997.
Gray, Hurst, Lewis and Meyer, Analog and Design of Analog Integrated Circuits 4th Edition, New York: John Wiley & Sons, Inc., 2001.

저자의 다른 논문 :

표제어: PCR

동의어: Packet Collision Rate

용어 설명 출처 목록 (6)

용어 설명: PCR은 세균 특이성이 있는 primer를 이용하여 적은 수의 세균이 있을지라도 쉽게 검출할 수 있는 유용한 방법이며, 이를 이용하여 구강 내 치면세균막이나 타액에서 직접 세균을 검출할 수 있게 되었다[8].

내보내기 구분	파일저장 인쇄 메일전송
구성항목	기본정보 상세정보 관리번호, 논문명, 저널/프로시딩명, 저자 , 발행년, 권, 호, 시작페이지, 끝페이지, 발행기관 관리번호, 논문명, 대등논문명, 저자 , 저널/프로시딩명, 발행기관, 발행년, 발행언어, 권, 호, 시작페이지, 끝페이지, ISBN, ISSN, 주제분야, 키워드, 초록(한글), 초록(영문), 저자(소속기관)
저장형식	Text(ASCII format) Excel format RefWorks Direct Export RIS format (for Reference Manager, ProCite, EndNote), Scholar's Aids, Mendeley
메일정보	받는사람 (필수) @ 보내는사람 (선택) @ 제목 내용 KISTI 검색결과 이메일 서비스
안내	총 건의 자료가 검색되었습니다. 다운받으실 자료의 인덱스를 입력하세요. (1-10,000) 검색결과의 순서대로 최대 10,000건 까지 다운로드가 가능합니다. 데이타가 많을 경우 속도가 느려질 수 있습니다.(최대 2~3분 소요) 다운로드 파일은 UTF-8 형태로 저장됩니다. 파일의 내용이 제대로 보이지 않을실 때는 웹브라우저 상단의 보기 -> 인코딩 -> 자동선택 여부를 확인하십시오. ~ Text(ASCII format) Excel format

연합인증