다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기
한국전자통신학회 논문지 = The Journal of the Korea Institute of Electronic Communication Sciences, v.6 no.4, 2011년, pp.545 - 552
AI-Helper
In this article, reference voltages in a general flash ADC are not obtained from a series of resistors but floating gates. When a behavior model simulation was performed in a pipelined ADC including the suggested flash ADC as a result of an ADC's overall function, it showed results that SNR is appro...
* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.
| 핵심어 | 질문 | 논문에서 추출한 답변 |
|---|---|---|
| 플레쉬 ADC는 어떤 것으로 구성되어 있는가? | 플레쉬 ADC(analog digital converter)[1]～[4]는 변환기의 구조 중 가장 간단하며 동작속도는 가장 빠른 구조이다. 플레쉬 ADC는 저항열, 비교기열 및 인코더로 구성되어 있으며 N비트의 해상도를 가지기 위해 2N개의 저항과 2N-1개의 비교기가 필요하다. 플레쉬 ADC는 아날로그 입력 신호를 받아들여 디지털 출력신호로 변환하는데 한 클럭의 주기가 걸리기 때문에 동작 속도가 매우 빠르다. | |
| 플레쉬 ADC의 동작 속도가 매우 빠른 이유는 무엇인가? | 플레쉬 ADC는 저항열, 비교기열 및 인코더로 구성되어 있으며 N비트의 해상도를 가지기 위해 2N개의 저항과 2N-1개의 비교기가 필요하다. 플레쉬 ADC는 아날로그 입력 신호를 받아들여 디지털 출력신호로 변환하는데 한 클럭의 주기가 걸리기 때문에 동작 속도가 매우 빠르다. | |
| 새로운 플레쉬 ADC가 부유게이트(Floating-Gate)를 이용한 기준전압 생성기를 이용하면서 얻는 효과는 무엇인가? | 이번 연구에서 제안한 새로운 플레쉬 ADC는 일반적인 저항 어레이 대신 부유게이트(Floating-Gate)를 이용한 기준전압 생성기를 사용한다. 이렇게 제안한 플레쉬 ADC를 사용하게 되면 칩 면적이 현저히 줄게 되어 칩의 면적을 줄일 수 있을 뿐만 아니라, 저항의 에러 성분이 사라지기 때문에 정밀한 기준 전압를 얻을 수 있게 된다. |
C. Sandner et al., "A 6-bit 1.2-GS/s low-power flash-ADC in 0.13um digital CMOS," IEEE J. Solid-State Circuits, Vol. 40, pp. 1499-1505, Jul. 2005.
McParland, R. J.; Singh, Ranbir. 1.25V, Low Cost, Embedded flash Memory for Low Density Applications. 2000 symposium on VLSI circuits Digest of Technical paper. June 2000.
C. Paulus et al., "A 4GS/s 6b flash ADC in 0.13um CMOS," in Symposium on VLSI Circuits Digest of Technical Papers, pp.420-423, Jun. 2004.
채용웅, "압력측정용 A/D 변환기의 OPAMP 개발", 한국전자통신학회, 5권, 4호. pp. 435-442, 2010.
김창복. Pipeline 방식을 이용한 고성능 ADC 설계에 관한 연구, 한국OA학회논문지, 제6권, 2호, pp.101-107, 2001.
Behzad Razavi. Principles of Data Conversion System Design, IEEE Press, 1995
R. Harrison, P. Hasler, and B. A. Minch, "Floating-gate CMOS analog memory cell array," in Proc. Int. Symp. Circuits and Systems, Monterey, CA, 1998.
R. Harrison, A. Bragg, P. Hasler, A. Minch and P. Deweerth, "A CMOS Programmable analog memory-cell array using floating-gate circuits," IEEE Transactions on circuits and systems, Vol. 48, No. 1, pp. 4-11. 2001.
*원문 PDF 파일 및 링크정보가 존재하지 않을 경우 KISTI DDS 시스템에서 제공하는 원문복사서비스를 사용할 수 있습니다.
Free Access. 출판사/학술단체 등이 허락한 무료 공개 사이트를 통해 자유로운 이용이 가능한 논문
Copyright KISTI. All Rights Reserved.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.