$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

PCB 내장형 캐패시터 기술 원문보기

세라미스트 = Ceramist, v.15 no.1, 2012년, pp.28 - 31  

강종윤 (한국과학기술연구원 전자재료연구센터) ,  강민규 (한국과학기술연구원 전자재료연구센터)

초록이 없습니다.

AI 본문요약
AI-Helper 아이콘 AI-Helper

* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.

문제 정의

  • (System in Package)를 포함하는 고집적 3차원 접속기술의 개념으로 RF, Digital, Analog, Optoelectronics, MEMS, SoC, SiP와 같은 기능성소자들을 하나의 패키징 또는 모듈에 통합할 수 있는 기술이다. 이는 미시적으로는 마이크로스케일로 거시적으로는 나노스케일로 시스템 레벨 부품의 패키징 통합을 통해 소형화를 달성하는 것을 목적으로 하며, 이에 3차원으로 기판 내에 R, L, C 수동 소자 비롯하여 능동 소자 칩 등을 내장하고 기판을 적층하는 방법에 대한 기술이 포함된다. 이러한 SoP의 개념은 처음 제안된 후 10년 이상이 되었으나 많은 기술적 한계에 부딪혀 현재까지 일부의 기술들만이 구현되고 있다.
  • 앞서 강조한 내장형 캐패시터기술은 주요 부품기업에서 활발한 연구와 시제품들이 출시되고 있다. 이번 장에서는 현재의 기술 수준과 동향, 그리고 내장형 캐패시터를 구현하기 위한 두 가지의 기술전개방향에 대해 살펴보았다.
본문요약 정보가 도움이 되었나요?

질의응답

핵심어 질문 논문에서 추출한 답변
SoP란 무엇인가? SoP2) (System on Package)는 기존의 SoC3) (Sytem on Chip), SiP4) (System in Package)를 포함하는 고집적 3차원 접속기술의 개념으로 RF, Digital, Analog, Optoelectronics, MEMS, SoC, SiP와 같은 기능성소자들을 하나의 패키징 또는 모듈에 통합할 수 있는 기술이다. 이는 미시적으로는 마이크로스케일로 거시적으로는 나노스케일로 시스템 레벨 부품의 패키징 통합을 통해 소형화를 달성하는 것을 목적으로 하며, 이에 3차원으로 기판 내에 R, L, C 수동 소자 비롯하여 능동 소자 칩 등을 내장하고 기판을 적층하는 방법에 대한 기술이 포함된다.
Film형 내장 캐패시터 기술에 주요 재료로 사용되는 것은? Film형 내장 캐패시터 기술은 기판 내부에 직접 유전체층을 삽입함으로써 내장 캐패시터를 구현하며, 주요 재료로는 저온공정이 가능한 폴리머 물질의 필름과, 폴리머와 고유전율 세라믹 파우더의 Compound 등이 사용 되고 있다. Table 1은 현재 상용화된 Film형 내장 커패시터들의제품사양이다.
System on Package는 무엇을 목적으로 하는가? SoP2) (System on Package)는 기존의 SoC3) (Sytem on Chip), SiP4) (System in Package)를 포함하는 고집적 3차원 접속기술의 개념으로 RF, Digital, Analog, Optoelectronics, MEMS, SoC, SiP와 같은 기능성소자들을 하나의 패키징 또는 모듈에 통합할 수 있는 기술이다. 이는 미시적으로는 마이크로스케일로 거시적으로는 나노스케일로 시스템 레벨 부품의 패키징 통합을 통해 소형화를 달성하는 것을 목적으로 하며, 이에 3차원으로 기판 내에 R, L, C 수동 소자 비롯하여 능동 소자 칩 등을 내장하고 기판을 적층하는 방법에 대한 기술이 포함된다. 이러한 SoP의 개념은 처음 제안된 후 10년 이상이 되었으나 많은 기술적 한계에 부딪혀 현재까지 일부의 기술들만이 구현되고 있다.
질의응답 정보가 도움이 되었나요?

저자의 다른 논문 :

관련 콘텐츠

저작권 관리 안내
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로