최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기大韓溶接·接合學會誌 = Journal of the Korean Welding and Joining Society, v.30 no.3, 2012년, pp.26 - 31
박종명 (안동대학교 신소재공학부 청정에너지소재기술연구센터) , 김수형 (서울테크노파크 MSP 기술지원센터) , 김사라은경 (서울과학기술대학교 NID융합기술대학원) , 박영배 (안동대학교 신소재공학부 청정에너지소재기술연구센터)
Three-dimensional integrated circuit (3D IC) technology has become increasingly important due to the demand for high system performance and functionality. We have evaluated the effect of Buffered oxide etch (BOE) on the interfacial bonding strength of Cu-Cu pattern direct bonding. X-ray photoelectro...
* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.
핵심어 | 질문 | 논문에서 추출한 답변 |
---|---|---|
솔더 기반의 금속 접합의 문제점은? | 3D 집적 적층을 하기 위해서 금속 접합, 산화물 접합, 혼합 접합 등 여러 가지 접합 방법들이 요구된다. 접합 방법 중 솔더 기반의 금속 접합은 비용이 저렴하고 공정이 간단하지만 취성이 강한 금속간화합물 (Intermetallic compound, IMC) 및 Kirkendall void의 형성으로 인해 기계적, 전기적 신뢰성이 감소되는 문제가 있다5-8). 반면에 Cu-Cu 직접 접합은 이러한 문제점을 해결하기 위한 대안으로 주목 받고 있지만 Cu 표면의 두꺼운 산화막이 생성되어 접합 시 상호 확산을 방해하는 문제점이 발생한다9-10). | |
TSV 기술은 어떤 방법인가? | 3차원 집적회로를 달성하기 위해 몇 가지 핵심 기술은 Through Silicon Via (TSV), Chip/Wafer, Wafer/ Wafer 적층 접합 등이 있고, 이 같은 기술들이 완벽하게 이루어져야 한다1). TSV 기술은 실리콘 웨이퍼를 수십 마이크로미터 두께로 얇게 만든 칩에 직접 구멍을 뚫고 동일한 칩을 수직으로 적층하여 관통 전극으로 연결하는 3차원 System-in-Package (SiP) 방법으로, 기존의 패키지에 비해 제한된 면적 내에 많은 소자를만들고, 부피와 무게를 최소화 할 수 있으며, 고성능및 전력소모를 줄일 수 있는 장점이 있어 최근 활발히 연구 되고 있다2-4). 3D 집적 적층을 하기 위해서 금속 접합, 산화물 접합, 혼합 접합 등 여러 가지 접합 방법들이 요구된다. | |
Cu패턴으로 접합하는 경우 접합 후 후속 열처리를 하여도 본딩 계면에서 제대로 접합이 되지 않는 이유는? | 또한 Cu패턴으로 접합할 경우 Chemical Mechanical Polishing (CMP)의 영향으로 Cu의 dishing 및 절연체의 erosion현상이 발생하게 된다. Cu dishing 및 erosion은 접합부의 접촉 면적을 줄이기 때문에 접합후 후속 열처리를 하여도 본딩 계면에서 제대로 접합이 되지 않는다고 보고된바 있다11). 이러한 문제를 해결하기 위해서 추가적인 공정이 필요하다. |
Y.I. Kim et al., Thermal degradation of DRAM retention time : Characterization and improving techniques, In : IEEE 42nd IRPS Proc., (2004) 667-668
R.R. Tummala : Fundamentals of Microsystems Packaging, McGraw-Hill, New York (2001) 612-656
Y. Liu : Trends of power semiconductor wafer level packaging, Microelectronics Reliability 50 (2010) 514
H. Shimaamoto : Technical Trend of 3D Chip Stacked Previous Term MCP/SIP Next Term In, Proc. 57th Electronic Components and Technology Conference (ECTC), Nevada, IEEE Components, Packaging and Manufacturing technology Society (CPMT) (2007).
M.Y. Kim and T.S. Oh : Formation of Sn Through- Silicon-Via and Its Interconnection Process for Chip Stack Packages, Kor. J. Met. Mater., 48 (2010) 557
K. Tanida, M. Umemoto, N. Tanaka, Y. Tomita and K. Takahashi : Micro Cu Bump Interconnection on 3D Chip Stacking Technology, Jap. J. Appl. Phys., 43 (2004) 2264
B.H. Lee, J. Park, S.J. Jeon, K.W. Kwon and H.J. Lee : A Study on the Bonding Process of Cu Bump/ Sn/Cu Bump Bonding Structure for 3D Packaging Applications, J. Electrochem. Soc., 157 (2010) H420
Y.S. Lai, Y.T. Chiu and J. Chen : Electromigration Reliability and Morphologies of Cu Pillar Flip-Chip Solder Joints with Cu Substrate Pad Metallization, J. Electron. Mater., 37-10 (2008) 1624-1630
E.J. Jang, S.M. Hyun, H.J. Lee and Y.B. Park : Effect of Wet Pretreatment on Interfacial Adhesion Energy of Cu-Cu Thermocompression Bond for 3D IC Packages, J. Electron. Mat., 38, 12 (2009) 2449-2454
E.J. Jang, J.W. Kim, B. Kim, T. Matthias, H.J Lee, S. Hyun and Y.B. Park : Effect of N2+H2 Forming Gas Annealing on the Interfacial Bonding Strength of Cu-Cu thermo-compression Bonded Interfaces, J. Microelectron. Packag. Soc., 16-3, 1 (2009) 31-37
P. Gueguen, C. Ventosa, L.D. Cioccio, H. Moriceau, F. Grossi, M. Rivoire, P. Leduc and L. Clavelier : Physics of direct bonding: Applications to 3D heterogeneous or monolithic integration, Microelectronic Engineering, 87-3 (2010) 477-484
J.M. Park, Y.R Kim, S.D. Kim, J.W. Kim, Y.B. Park : Wet Etching Characteristics of Cu Surface for Cu-Cu Pattern Direct Bonds, J. Microelectron. Packag. Soc., 19-1 (2012) 39-45
S.L. Hulbert, B.A. Bunker and F.C. Brown : Copper $L_{2,3}$ near-edge structure in $Cu_{2}O$ , The American Physical society, 30-4 (1984) 2120-2126
C.D. Wagner, W.M. Riggs, L.E. Davis and J.F. Moulder : Handbook of X-ray Photoelectron Spectroscopy, Perkin-Elmer Corporation, Eden Prairie, MN, U. S. A., (1978) 82-83
R.H. Dauskardt, M. Lane, Q. Ma and N. Krishna : Adhesion and debonding of multi-layer thin film structures, Eng Fract Mech., 61-1 (1998) 141-162
P.G. Charalambides, J. Lund, A.G. Evans and R.M. McMeeking : A test specimen for determining the fracture resistance of bimaterial interfaces, J. Appl. Mech., 111 (1989) 77
J.W. Kim, K.S. Kim, H.J. Lee, H.Y Kim, Y.B. Park and S. Hyun : The effect of plasma precleaning on the Cu-Cu direct bonding for 3D chip stacking, proc. 18th IEEE IPFA, Korea, (2011) 102-105
R. Tadepalli : Characterization and Requirements for Cu-Cu Bonds for Three-Dimensional Integrated Circuits, Massachusetts Institute of Technology, (2007) 63-64
T. Scherban, B. Sun, J. Blaine, C. Block, B. Jin, E. Andideh : Interfacial Adhesion of Copper-Low k Interconnects, Proceedings of the International Interconnect Technology Conference, (2001) 257-259
*원문 PDF 파일 및 링크정보가 존재하지 않을 경우 KISTI DDS 시스템에서 제공하는 원문복사서비스를 사용할 수 있습니다.
출판사/학술단체 등이 한시적으로 특별한 프로모션 또는 일정기간 경과 후 접근을 허용하여, 출판사/학술단체 등의 사이트에서 이용 가능한 논문
※ AI-Helper는 부적절한 답변을 할 수 있습니다.