[논문]Cu-SiO2 하이브리드 본딩

서한결; 박해성; 김사라은경

doi:10.6117/kmeps.2020.27.1.0017

Cu-SiO2 하이브리드 본딩
Cu-SiO2 Hybrid Bonding 원문보기

마이크로전자 및 패키징 학회지 = Journal of the Microelectronics and Packaging Society, v.27 no.1, 2020년, pp.17 - 24

서한결 (서울과학기술대학교 나노IT디자인융합대학원) , 박해성 (서울과학기술대학교 일반대학원 기계공학과) , 김사라은경 (서울과학기술대학교 나노IT디자인융합대학원)

Abstract ▼ AI-Helper

As an interconnect scaling faces a technical bottleneck, the device stacking technologies have been developed for miniaturization, low cost and high performance. To manufacture a stacked device structure, a vertical interconnect becomes a key process to enable signal and power integrities. Most bonding materials used in stacked structures are currently solder or Cu pillar with Sn cap, but copper is emerging as the most important bonding material due to fine-pitch patternability and high electrical performance. Copper bonding has advantages such as CMOS compatible process, high electrical and thermal conductivities, and excellent mechanical integrity, but it has major disadvantages of high bonding temperature, quick oxidation, and planarization requirement. There are many copper bonding processes such as dielectric bonding, copper direct bonding, copper-oxide hybrid bonding, copper-polymer hybrid bonding, etc.. As copper bonding evolves, copper-oxide hybrid bonding is considered as the most promising bonding process for vertically stacked device structure. This paper reviews current research trends of copper bonding focusing on the key process of Cu-SiO2 hybrid bonding.

주제어

표/그림 (17)

그림 Fig. 1. Schematic diagram of bonding methods and sequences.
표 Table 1. Types of Cu Bonding Technique
그림 Fig. 2. Sony IMX260 image sensor by Chipworks.²⁷⁾
그림 Fig. 3. Hybrid bonding flows: (a) oxide recess control method and (b) Cu dishing control method.
그림 Fig. 4. Cross-sectional image of stacked SRAM device.²⁹⁾
그림 Fig. 5. I_off−I_on characteristics of n- and p-channel 65-nm MOSFETs for two thinned (open circles) wafers in stacked configuration and standard nonbonded wafers (closed circles).²⁹⁾
그림 Fig. 6. Cross-section image of DBI bonding (10 mm circular pads).²⁰⁾
그림 Fig. 7. Schematic diagram of DBI bonding mechanism.
그림 Fig. 8. Schematic description of Cu-SiO₂ bonding mechanism analysis.¹⁹⁾
그림 Fig. 9. Bonding toughness with annealing temperature.³¹⁾
그림 Fig. 10. TEM cross section of a blanket Cu/Cu direct bonding after 200℃ post bonding anneal for 30 min.³¹⁾
그림 Fig. 11. TEM image of two highly (111)-oriented Cu films bonded at 200℃ for 1 hour (Left) and Cross-sectional HRTEM image of the bonding interface (Right).³²⁾
그림 Fig. 12. N1s and O1s XPS profiles of copper nitride passivated sample fabricated by two-step plasma treatment.
그림 Fig. 13. SAT and SEM images of 8-inch Cu-Cu wafer bonded at 300℃.
그림 Fig. 14. Process flow of the combined SAB with (a) UHV bonding and (b) hydrophilic bonding.³⁷⁾
그림 Fig. 15. Mechanism of hydrophilic Cu–Cu bonding: (a) exposed to air, (b) & (c) prebonding attach and detach, (d) wafer bonding in vacuum, (e) Cu–Cu bonding, and (f) Cu/O interdiffusion.³⁷⁾
그림 Fig. 16. TEM image of the Cu-Cu hydrophilic bonded interface.³⁷⁾

AI 본문요약
AI-Helper

* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.

문제 정의

본 논문은 차세대 적층 소자 패키징 공정 중 구리 본딩의 중요성과 특히 Cu-SiO₂ 하이브리드 공정의 필요성, 종류, 그리고 저온 구리 본딩에 대한 연구 동향을 설명하였다. 구리는 산소와 쉽게 반응하여 구리 산화물을 형성하기 때문에 구리 산화물 제거 방법과 추가 산화방지 방법이 중요하며, 특히 Cu-SiO₂ 하이브리드 본딩은 구조 상표면 평탄화 공정이 반드시 필요하고 구리 디싱 조절이 매우 핵심적인 공정이다.

성능/효과

이에 패키징 배선의 성능을 향상시킬 뿐 아니라 소자의 전력 소비를 줄이고 밀도를 높이며 크기를 축소하기 위한 방법으로 3D 패키징 기술이 현재 차세대 패키징 기술의 중심에 있다.¹⁾ 3D 패키징 기술의 장점은 RC Delay 감소로 인한 성능 개선, 대역폭 향상, 전력 소비 감소, 크기 감소, 그리고 이종(heterogeneous) 소자의 패키징이 가능하다는 것이다.^1-6) 3D 패키징을 구현하기 위한 핵심 공정은 TSV(through silicon via) 제조 공정, 웨이퍼 그라인딩(grinding) 공정, 그리고 본딩(bonding) 공정이 있다.
1,2) 이 중 금속 대 금속 본딩이 열적 기계적 신뢰성이 좋을 뿐 아니라 전기적 특성도 매우 우수하여 소자 적층 시 매우 적합한 공정이다. 하지만, 금속 대 금속 본딩은 입출력(input/output) 범프(bump) 수의 증가로 범프 피치(pitch)가 급격히 감소하고, 범프 간 언더필(underfill) 공정이 어려워지는 단점이 있다.
^15,16) 예로 초박막 Ti를 구리 표면에 증착하면 구리의 산화를 방지할 뿐 아니라 180℃의 저온에서 구리가 확산하여 본딩이 가능하다고 발표되었다.¹⁵⁾ 이종 금속을 이용한 구리 본딩은 매우 우수한 구리 본딩 계면을 제공하고 있지만, 다소 높은 압력과 후속 열처리 공정이 필요한 단점이 있으며, 구리 산화를 방지함과 동시에 구리 확산을 용이하게 할 수 있는 이종 금속의 초박막 두께 최적화가 매우 중요하다.
12는아르곤과 질소를 이용한 2단계 플라즈마 처리를 한 시편들의 N1s와 O1s XPS profile을 보여주고 있다. 플라즈마를 처리하지 않은 시편과 비교하여 2단계 플라즈마를 처리한 시편에서 구리산화물이 제거되고 구리 질화물이 잘형성된 것을 확인할 수 있다. 그리고 Fig.

후속연구

7에서 보듯이 열 처리 공정동안 구리에 열 팽창(thermalexpansion)이 야기되고, 이로 구리 디싱으로 벌어진 구리-구리 계면에 압축 응력(compressive stress)이 발생하여 구리 본딩이 진행되는 것으로 알려져 있다. 그러나, 명확한 본딩 메커니즘에 대한 추가적 연구가 필요하다.
구리는 산소와 쉽게 반응하여 구리 산화물을 형성하기 때문에 구리 산화물 제거 방법과 추가 산화방지 방법이 중요하며, 특히 Cu-SiO₂ 하이브리드 본딩은 구조 상표면 평탄화 공정이 반드시 필요하고 구리 디싱 조절이 매우 핵심적인 공정이다. 웨이퍼 대 웨이퍼 Cu-SiO₂ 하이브리드 본딩이 일부 양산에 적용되고 있기는 하나, 아직저온 Cu-SiO₂ 하이브리드 본딩은 본딩 메커니즘을 이해하고, 본딩 계면의 구리 본딩 강도를 향상시키고, 구리 산화를 방지하며, 전기적 기계적 신뢰성을 보장하는 최적화 연구가 수행되어야 하고, 이는 향후 다양한 이종(heterogeneous) 패키징 제조 공정에 적용될 것이다.

질의응답

핵심어	질문	논문에서 추출한 답변
	Cu-SiO2 하이브리드 본딩 공정이란?	Cu-SiO2 하이브리드 본딩 공정은 일반적으로 Fig. 3과같이 산화물 높이 저감 기술(oxide recess control method)과 구리 디싱 제어 기술(Cu dishing control method)로 설명할 수 있다. Fig.
	본딩 공정의 종류는?	본딩 공정의 종류에는 금속 대 금속(metal-to-metal) 본딩, 산화물 대 산화물(oxide-to-oxide) 본딩, 고분자 대 고분자(polymer-to-polymer) 본딩, 그리고 금속과 산화물 또는 금속과 고분자를 동시에 본딩하는 하이브리드(hybrid)본딩이 있다.1,2) 이 중 금속 대 금속 본딩이 열적 기계적 신뢰성이 좋을 뿐 아니라 전기적 특성도 매우 우수하여 소자 적층 시 매우 적합한 공정이다.
	패시베이션(passivation)하는 방법의 장점	플라즈마 전처리 방법 중에는 구리 표면의 자연산화구리를 제거하고 구리 표면을 구리 질화물로 패시베이션(passivation)하는 방법이 있다.5,8,35) 구리 질화물 박막은 구리 표면의 산화를 방지하고 억제할 뿐 아니라 화학양론(stoichiometry)과 결정구조에 따라서 100~470°C 사이에서 분해된다고 보고되어 있고,36) 이에 200°C 이하의 저온 Cu-SiO2 하이브리드 본딩에 높은 적용 가능성을 보이고 있다. 또한, Cu3N 박막이나 Cu4N 박막은 전기전도도가 반도체 이상으로 높다는 장점도 있다.

참고문헌 (38)

R. S. List, C. Webb, and S. E. Kim, "3D wafer stacking technology", Proc. Advanced Metallization Conference, San Diego (2002).
J. Q. Lu, J. Jay McMahon, and R. J. Gutmann, "3D Integration Using Adhesive, Metal, and Metal/Adhesive as Wafer Bonding Interfaces", Proc. MRS Symp., 1112, 1112-E02-01 (2008).
C. Ko and K. N. Chen, "Low temperature bonding technology for 3D integration", Microelectron. Reliab., 52, 302 (2012).

상세보기
A. K. Panigrahy and K. N. Chen, "Low Temperature Cu-Cu Bonding Technology in Three-Dimensional Integration: An Extensive Review", J. Electron. Packaging, 140(1), 010801 (2018).

상세보기
K. N. Chen, C. S. Tan, A. Fan, and R. Reif, "Abnormal Contact Resistance Reduction of Bonded Copper Interconnects in Three-Dimensional Integration During Current Stressing", Appl. Phys. Lett., 86(1), 011903 (2005).

상세보기
H. Park and S. E. Kim, "Nitrogen passivation formation on Cu surface by $Ar-N_2$ plasma for Cu-to-Cu wafer stacking application", Microsyst. Technol., 25, 3847 (2019).

상세보기
R. Patti, "Three-Dimensional Integrated Circuits and the Future of System-on-Chip Designs", Proc. IEEE, 94(6), 1214 (2006).

상세보기
H. S. Park and S. E. Kim, "Two-Step Plasma Treatment on Copper Surface for Low Temperature Cu Thermo-Compression Bonding", IEEE Trnas. Comp. Packag. Manuf. Technol., 10(2), 332 (2019).
M. Park, S. Baek, S. Kim, and S. E. Kim, "Argon plasma treatment on Cu surface for Cu bonding in 3Dintegration and their characteristics", Appl. Surf. Sci., 324, 168 (2015).

상세보기
H. Takagi, K. Kikuchi, R. Maeda, T. R. Chung, and T. Suga, "Surface activated bonding of Silicon wafers at room temperature", Appl. Phys. Lett., 68(16), 2222 (1996).

상세보기
E. J. Jang, S. Hyun, H. J. Lee, and Y. B. Park, "Effect of Wet Pretreatment on Interfacial Adhesion Energy of Cu-Cu Thermocompression Bond for 3D IC Packages", J. Electron. Mater., 38, 2449 (2009).

상세보기
A. Huffman, J. Lannon, M. Lueck, C. Gregory, and D. Temple, "Fabrication and Characterization of Metal-to-Metal Interconnect Structures for 3-D Integration", J. Instrum., 4(3), P03006 (2009).

상세보기
K. N. Chen, C. S. Tan, A. Fan, and R. Reif, "Copper Bonded Layers Analysis and Effects of Copper Surface Conditions on Bonding Quality for Three-Dimensional Integration", J. Electron. Mater., 34(12), 1464 (2005).

상세보기
C. S. Tan, D. F. Lim, S. G. Singh, S. K. Goulet, and M. Bergkvist, "Cu-Cu Diffusion Bonding Enhancement at Low Temperature by Surface Passivation Using Self-assembled Monolayer of Alkane-thiol", Appl. Phys. Lett., 95(19), 192108 (2009).

상세보기
Y. P. Huang, Y. S. Chien, R. N. Tzeng, M. S. Shy, T. H. Lin, K. H. Chen, C. T. Chiu, J. C. Chiou, C. T. Chuang, W. Hwang, H. M. Tong, and K. N. Chen, "Novel Cu-to-Cu Bonding With Ti Passivation at $180^{\circ}C$ in 3-D Integration", IEEE Electron. Dev. Lett., 34(12), 1551 (2013).

상세보기
Z. Liu, J. Cai, Q. Wang, L. Liu, and G. Zou, "Modified pulse laser deposition of Ag nanostructure as intermediate for low temperature Cu-Cu bonding", Appl. Surf. Sci., 445, 16 (2018).

상세보기
H. Oprins, V. Cherman, T. Webers, A. Salahouelhadj, S. W. Kim, L. Peng, G. Van der Plas, and E. Beyne, "Characterization and Benchmarking of the Low Intertier Thermal Resistance of Three-Dimensional Hybrid Cu/Dielectric Wafer-to-Wafer Bonding", J. Electron. Packag., 139(1), 011008 (2017).

상세보기
I. Jani, D. Lattard, P. Vivet, L. Arnaud, S. Cheramy, E. Beigne, A. Farcy, J. Jourdon, Y. Henrion, E. Deloffre, and H. Bilgen, "Characterization of Fine Pitch Hybrid Bonding Pads using Electrical Misalignment Test Vehicle", Proc. 69th Electronic Components and Technology Conference(ECTC), Las Vegas, 1926, IEEE (2019).
Y. Beilliard, R. Estevez, G. Parry, P. Mc Garry, L. Di Cioccio, and P. Couudrain, "Thermomechanical finite element modeling of $Cu-SiO_2$ direct hybrid bonding with a dishing effect on Cu surfaces", Int. J. Solids Struct., 117, 208 (2017).

상세보기
G. Gao, L. Mirkarimi, T. Workman, G. Fountain, J. Theil, G. Guevara, P. Liu, B. Lee, P. Mrozek, M. Huynh, C. Rudolph, T. Werner, and A. Hanisch, "Low Temperature Cu Interconnect with Chip to Wafer Hybrid Bonding", Proc. 69th Electronic Components and Technology Conference(ECTC), Las Vegas, 628, IEEE (2019).
P. Enquist, G. Fountain, C. Petteway, A. Hollingsworth, and H. Grady, "Low cost of ownership scalable copper Direct Bond Interconnect 3D IC technology for three-dimensional integrated circuit applications", IEEE International Conference on 3D System Integration (3DIC), San Francisco (2009).
G. Gao, T. Workman, L. Mirkarimi, G. Fountain, J. Theil, G. Guevara, C. Uzoh, B. Lee, P. Liu, and P. Mrozek, "Chip to Wafer Hybrid Bonding with Cu Interconnect: High Volume Manufacturing Process Compatibility Study", International Wafer-Level Packaging Conference (IWLPC), San Jose (2019).
R. He, M. Fujino, A. Yamauchi, and T. Suga, "Combined Surface Activated Bonding Technique for Hydrophilic $SiO_2-SiO_2$ and Cu-Cu Bonding", ECS Transactions, 75(9), 117 (2016).

상세보기
T. Wlanis, R. Hammer, W. Ecker, S. Lhostis, C. Sart, S. Gallois-Garreignot, B. Rebhan, and G. A. Maier, " $Cu-SiO_2$ hybrid bonding simulation including surface roughness and viscoplastic material modeling: A critical comparison of 2D and 3D modeling approach", Microelectron. Reliab., 86, 1 (2018).

상세보기
K. N. Chen, Z. Xu, and J. Q. Lu, "Demonstration and Electrical Performance Investigation of Wafer-Level Cu Oxide Hybrid Bonding Schemes", IEEE Electron Device Lett., 32(8), 1119 (2011).

상세보기
S. Kim, P. Kang, T. Kim, K. Lee, J. Jang, K. Moon, H. Na, S. Hyun, and K. Hwang, "Cu Microstructure of High Density Cu Hybrid Bonding Interconnection", Proc. 69th Electronic Components and Technology Conference (ECTC), Las Vegas, 636, IEEE (2019).
J. Morrison, R. Fontaine, D. James, and D. Yang, "Samsung Galaxy S7 Edge Teardown", April (2016) from http://www.chipworks.com/about-chipworks/overview/blog/samsung-galaxy-s7-edge-teardown
P. Morrow, M. J. Kobrinsky, S. Ramanathan, C. M. Park, M. Harmes, V. Ramachandrarao, H. Park, G. Kloster, S. List, and S. Kim, "Wafer-Level 3D Interconnects Via Cu Bonding", Proc. Advanced Metallization Conference, San Diego (2004).
P. R. Morrow, C. M. Park, S. Ramanathan, M. J. Kobrinsky, and M. Harmes, "Three-Dimensional Wafer Stacking Via Cu-Cu Bonding Integrated With 65-nm Strained-Si/Low-k CMOS Technology", IEEE Electron Device Lett., 27(5), 335 (2006).

상세보기
Z. J. Hu, X. P. Qu, H. Lin, R. D. Huang, X. C. Ge, M. Li, S. M. Chen, and Y. H. Zhao, "Cu CMP process development and characterization of Cu dishing with $1.8\;{\mu}m$ Cu pad and $3.6\;{\mu}m$ pitch in $Cu/SiO_2$ hybrid bonding", Jap. J. Appl. Phys., 58(SH), SHHC01 (2019).
L. Di Cioccio, P. Gueguen, R. Taibi, D. Landru, G. Gaudin, C. Chappaz, F. Rieutord, F. de Crecy, I. Radu, L. L. Chapelon, and L. Clavelier, "An Overview of Patterned Metal/Dielectric Surface Bonding: Mechanism, Alignment and Characterization", J. Electrochem. Soc., 158(6), 81 (2011).
C. M. Liu, H. W. Lin, Y. C. Chu, C. Chen, D. R. Lyu, K. N. Chen, and K. N. Tu, "Low-temperature direct copper-to-copper bonding enabled by creep on highly (111)-oriented Cu surfaces", Scr. Mater., 78-79, 65 (2014).

상세보기
C. M. Liu1, H. W. Lin, Y. S. Huang, Y. C. Chu1, C. Chen, D. R. Lyu, K. N. Chen, and K. N. Tu, "Low-temperature direct copper-to-copper bonding enabled by creep on (111) surfaces of nanotwinned Cu", Sci. Rep., 5, 9734 (2015).

상세보기
J. Y. Juang, C. L. Lu, K. J. Chen, C. C. A. Chen, P. N. Hsu, C. Chen, and K. N. Tu, "Copper-to-copper direct bonding on highly (111)-oriented nanotwinned copper in no-vacuum ambient", Sci. Rep., 8, 13910 (2018).

상세보기
H. Park and S. E. Kim, "Structural Characteristics of $Ar-N_2$ Plasma Treatment on Cu Surface", J. Microelectron. Packag. Soc., 25(4), 75 (2018).

원문보기 상세보기
R. Gonzalez-Arrabal R, N. Gordillo, M. Martin-Gonzalez, R. Ruiz-Bustos, and F. Agullo-Lopez, "Thermal stability of copper nitride thin films: The role of nitrogen migration", J. Appl, Phys,, 107(10), 103513, (2010).

상세보기
R. He, M. Fujino, A. Yamauchi, Y. Wang, and T. Suga, "Combined Surface Activated Bonding Technique for Low-Temperature Cu/Dielectric Hybrid Bonding", ECS J. Solid State Sci. Technol., 5(7), 419 (2016).

상세보기
J. Kim, K. Kim, H. Lee, H. Kim, Y. Park, and S. Hyun, "Characterization and observation of Cu-Cu Thermo-Compression Bonding using 4-point bending test system", J. Microelectron. Packag. Soc., 18(4), 11 (2011).

원문보기 상세보기

저자의 다른 논문 :

표제어: PCR

동의어: Packet Collision Rate

용어 설명 출처 목록 (6)

용어 설명: PCR은 세균 특이성이 있는 primer를 이용하여 적은 수의 세균이 있을지라도 쉽게 검출할 수 있는 유용한 방법이며, 이를 이용하여 구강 내 치면세균막이나 타액에서 직접 세균을 검출할 수 있게 되었다[8].

내보내기 구분	파일저장 인쇄 메일전송
구성항목	기본정보 상세정보 관리번호, 논문명, 저널/프로시딩명, 저자 , 발행년, 권, 호, 시작페이지, 끝페이지, 발행기관 관리번호, 논문명, 대등논문명, 저자 , 저널/프로시딩명, 발행기관, 발행년, 발행언어, 권, 호, 시작페이지, 끝페이지, ISBN, ISSN, 주제분야, 키워드, 초록(한글), 초록(영문), 저자(소속기관)
저장형식	Text(ASCII format) Excel format RefWorks Direct Export RIS format (for Reference Manager, ProCite, EndNote), Scholar's Aids, Mendeley
메일정보	받는사람 (필수) @ 보내는사람 (선택) @ 제목 내용 KISTI 검색결과 이메일 서비스
안내	총 건의 자료가 검색되었습니다. 다운받으실 자료의 인덱스를 입력하세요. (1-10,000) 검색결과의 순서대로 최대 10,000건 까지 다운로드가 가능합니다. 데이타가 많을 경우 속도가 느려질 수 있습니다.(최대 2~3분 소요) 다운로드 파일은 UTF-8 형태로 저장됩니다. 파일의 내용이 제대로 보이지 않을실 때는 웹브라우저 상단의 보기 -> 인코딩 -> 자동선택 여부를 확인하십시오. ~ Text(ASCII format) Excel format

연합인증