최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기마이크로전자 및 패키징 학회지 = Journal of the Microelectronics and Packaging Society, v.20 no.3, 2013년, pp.63 - 69
정동명 (홍익대학교 공과대학 신소재공학과) , 김민영 (홍익대학교 공과대학 신소재공학과) , 오태성 (홍익대학교 공과대학 신소재공학과)
The warpage of a bottom package of Package on Package(PoP) where a chip was mounted to a substrate by flip chip process was compared to that of a bottom package for which a chip was bonded to a substrate using die attach film(DAF). At the solder reflow temperature of
* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.
핵심어 | 질문 | 논문에서 추출한 답변 |
---|---|---|
3차원 반도체 패키징 기술의 예는? | 최근 스마트폰을 포함한 모바일 기기에 적용하기 위해 작고 얇으면서도 다기능의 반도체 소자들이 요구되고 있어, 제한된 면적에서 집적도를 향상시킨 반도체 소자들을 구현하기 위해 System in Package(SiP)와 Package on Package(PoP)와 같은 3차원 반도체 패키징 기술이 활발히 연구되고 있다.1-7) 여러 개의 베어(bare) 칩들을 적층하고 이들을 하나의 패키지로 몰딩하여 이루어지는 SiP 또는 칩 스택 패키지는 소형화와 슬림화가 가능하나,1,2,8,9)서로 다른 기능을 갖는 반도체 칩들을 조합하여 만들기 어려우며 또한 서로 다른 반도체 회사들의 칩들을 함께 사용하여 제조하는 것이 어렵다. | |
상온에서 솔더볼 리플로우 온도까지의 범위에서 warpage를 최소화 할 수 있는 재료 조합과 공정기술의 개발이 요구되는 이유는? | 3,7,10) 특히 최근 PoP 제품의 두께 증가를 막기 위해 상부 패키지와 하부 패키지에 두께가 얇은 기판을 사용하기 때문에 상부 패키지와 하부 패키지의 warpage가 심해지며, 이에 따라 PoP의 상부 패키지와 하부 패키지 사이의 솔더 접속부 또는 하부 패키지와 보드 사이의 솔더 접속부가 떨어져 open joint 불량이 발생할 수 있다.6) PoP 제품을 구성하는 각 패키지의 warpage는 상온에서 뿐만 아니라 적층공정 중의 최고온도인 솔더볼 리플로우 온도까지 온도에 따라 변한다. 따라서 패키지 적층공정 중에 솔더 접속부의 open joint가 발생하는 것을 방지하여 PoP의 신뢰성과 수율을 확보하기 위해서는 상온에서 솔더볼 리플로우 온도까지의 범위에서 warpage를 최소화 할 수 있는 재료 조합과 공정기술의 개발이 요구된다. | |
일반적으로 PoP를 구성하는 각 패키지 내의 칩 접속공정에는 어떤 방법이 사용되는가? | PoP를 구성하는 각 패키지 내의 칩 접속공정으로는 die attach film(DAF)으로 칩을 기판에 접착시키고 칩 패드와 기판 패드를 와이어 본딩으로 연결하는 방법이 일반적으로 사용되고 있으나, 최근 PoP 제품의 전기적 특성을 향상시키고 크기를 감소시키기 위해 칩 접속방식으로서 와이어 본딩법 대신에 플립칩 방식을 적용하고자 하는 연구개발이 활발히 진행되고 있다. 본 연구에서는 PoP 기술개발을 위한 기초 연구로서 플립칩 본딩법 및 DAF 접착법과 같은 칩 실장공정에 따른 PoP용 하부 패키지의 warpage 특성을 비교분석하였다. |
J. B. Kim, S. H. Kim and Y. B. Park, "Intermetallic Compound Growth Characteristics of Cu/Ni/Au/Sn-Ag/Cu Microbump for 3-D IC Packages", J. Microelectron. Packag. Soc., 20(2), 59 (2013).
M. J. Yim, R. Strode, R. Adimula and C. Yoo, "Effects of Material Properties on PoP Top Package Warpage Behaviors", Proc. 60th Electronic Components and Technology Conference (ECTC), Las Vegas, 1071, IEEE Components, Packaging and Manufacturing Technology Society (CPMT) (2010).
M. Amagi and Y. Suzuki, "A Study of Package Warpage for Package on Package (PoP)", Proc. 60th Electronic Components and Technology Conference (ECTC), Las Vegas, 226, IEEE Components, Packaging and Manufacturing Technology Society (CPMT) (2010).
N. Vijayaragavan, F. Carson and A. Mistry, "Package on Package Warpage - Impact on Surface Mount Yields and Board Level Reliability", Proc. 58th Electronic Components and Technology Conference (ECTC), Lake Buena Vista, 389, IEEE Components, Packaging and Manufacturing Technology Society (CPMT) (2008).
M. J. Yim, R. Strode, R. Adimula, J. J. Zhang and C. Yoo, "Ultra Thin Top Package using Compression Mold: Its Warpage Control", Proc. Proc. 61st Electronic Components and Technology Conference (ECTC), Lake Buena Vista, 1141, IEEE Components, Packaging and Manufacturing Technology Society (CPMT) (2011).
J. Zhao, Y. Luo, Z. Huang and R. Ma, "Effects of Package Design on Top PoP Package Warpage", Proc. 58th Electronic Components and Technology Conference (ECTC), Lake Buena Vista, 1081, IEEE Components, Packaging and Manufacturing Technology Society (CPMT) (2008).
K. Y. Lee, T. Oh, J. H. Lee and T. S. Oh, "Electrical Characteristics of the Three-Dimensional Interconnection Structure for the Chip Stack Package with Cu through Vias", J. Electron. Mater., 36, 123 (2007).
Y. K. Jee, J. Yu, K. W. Park, and T. S. Oh, "Zinc and Tin- Zinc Via-Filling for the Formation of Through-Silicon Vias in a System-in-Package", J. Electron. Mater., 38, 685 (2009).
F. Carson, S. M. Lee and N. Vijayaragavan, "Controlling Top Package Warpage for PoP Applications", Proc. 57th Electronic Components and Technology Conference (ECTC), Reno, 737, IEEE Components, Packaging and Manufacturing Technology Society (CPMT) (2007).
F. Liu, C. T. Yao, D. S. Jiang, Y. P. Wang and C. S. Hsiao, "Halogen-Free Mold Compound Development for Ultra-Thin Packages", Proc. 57th Electronic Components and Technology Conference (ECTC), Reno, 1051, IEEE Components, Packaging and Manufacturing Technology Society (CPMT) (2007).
B. H. Lee, M. K. Kim and J. W. Joo, "Thermo-mechanical Behavior of WL-PBGA Packages with Pb-Sn Solder and Lead-free Solder Using Moire Interferometry", J. Microelectron. Packag. Soc., 17, 17 (2010).
JEDEC Standard JESD22-B112A, "Package Warpage Measurement of Surface-Mount Integrated Circuits at Elevated Temperature", JEDEC Solid State Technology Association, Arlington (2009).
*원문 PDF 파일 및 링크정보가 존재하지 않을 경우 KISTI DDS 시스템에서 제공하는 원문복사서비스를 사용할 수 있습니다.
오픈액세스 학술지에 출판된 논문
※ AI-Helper는 부적절한 답변을 할 수 있습니다.