선택한 단어 수는 입니다.
최소 단어 이상 선택하여야 합니다.
최소 단어 이상 선택하여야 합니다.
선택한 단어 수는 30입니다.
최대 10 단어까지만 선택 가능합니다.
최대 10 단어까지만 선택 가능합니다.
문제 정의
- 10) 따라서 warpage를 최소화하기 위한 재료 최적화를 위해 EMC와 기판의 열팽창계수 및 탄성계수에 따른 warpage 분석에 대한 연구가 이루어지고 있다.15) 본 연구의 처음 목적도 warpage 발생을 억제하기 위한 EMC 물성 최적화이었다. 그러나 EMC의 열팽창계수에 따라 warpage 특성이 영향을 받을 것이라는 예측과는 다르게 Fig.
- 본 연구에서는 박형 PoP의 warpage를 방지하기 위한 기초연구로서 박형 PoP의 warpage 및 이의 편차에 영향을 미치는 인자들을 규명하고자 하였다. 이를 위해 EMC 의 물성에 따른 박형 PoP용 상부 패키지와 하부 패키지의 warpage 변화거동을 분석하였으며, 동일한 EMC로 몰딩한 패키지들의 warpage 편차를 분석하고 상부 패키지와 하부 패키지용 기판 자체의 warpage 편차를 분석하였다.
제안 방법
- 40 µm 두께의 Si 칩을 100 µm 두께의 기판에 DAF 본딩하고 각기 4가지 다른 EMC들로 몰딩한 상부 패키지에 대해 상온에서 260℃까지 승온에 따른 warpage와 260℃에서 상온까지의 냉각에 따른 warpage를 측정하여 Fig. 5에 나타내었다.
- EMC 몰딩공정까지 완료된 상부와 하부 패키지 시편들의 warpage는 shadow moiré 측정법을 사용하여 25~260oC범위에서 측정하였다.
- Shadow moiré로 warpage를 측정할때 PCB의 경우에는 PCB 기판을 뒤집어서 하부 표면이 위에 있고 상부 표면이 아래에 있는 형상으로 측정하였다.
- 그 후 솔더볼 리플로우 공정 중에 솔더의 퍼짐을 막기 위해 20 µm 두께의 솔더 레지스트 층을 형성하여 기판의 전체 두께가 100 µm가 되도록 하였다.
- 패키지의 구성 재료중 가장 많은 부피비를 차지하는 EMC와 기판이 warpage에 가장 큰 영향을 줄 것이기 때문에, EMC의 물성값 이외의 warpage 발생 변수를 알아보기 위해 박형 기판 자체의 warpage를 분석하였다. 기판에서 발생하는 warpage 차이를 분석하기 위해 각기 10 세트의 상부 기판과 하부 기판에 대해 warpage를 측정하였으며, 그 결과를 Fig. 7과 8에 각기 나타내었다.
- 5와 같이 상부 패키지의 warpage가 4가지 EMC에 대해 모두 비슷한 거동을 보였으며, 그 차이가 크지 않았다. 따라서 박형 PoP 패키지에서 EMC의 물성 차이 이외의 다른 warpage 발생인자를 확인하고자 EMC-A 로만 몰딩한 상부 패키지를 총 4 세트를 제작하여 이들의 warpage를 측정하였으며, 그 결과를 Fig. 6에 나타내었다.
- 몰딩 공정에 사용한 EMC들을 사용하여 길이 18 mm, 폭 4 mm 및 두께 1 mm 크기의 시편을 제작 후 TMA (thermo mechanical analyzer)를 이용하여 열팽창계수와 유리천이온도 Tg를 측정하였으며, 길이 30 mm, 폭 5 mm 및 두께 1 mm 형상의 시편을 제작 후 DMA (dynamic mechanical analysis) 테스트로 탄성계수를 측정하였다.
- 박형 PoP용 상부 패키지와 하부 패키지의 EMC 물성에 따른 warpage를 측정하여 이를 상부 및 하부 박형 PCB 기판 자체에서 발생하는 warpage 편차와 비교하였다. EMC-A에서 EMC-D까지 4가지 서로 다른 몰딩을 형성한 상부 패키지들의 warpage 편차는 상온에서 최대 26 µm, 260℃에서는 최대 46 µm로 측정되었다.
- 상부 기판과 하부 기판에 DAF 실장공정을 완료된 시편들을 4가지 EMC를 사용하여 몰딩 공정을 진행하였다. 실제 패키지 제품을 생산할 때 사용되는 EMC 몰딩 공정은 일반적으로 스트립 단위로 진행되지만, 본 연구에서는 실험실에서의 몰딩공정을 용이하게 할 수 있도록 14 mm×14 mm 크기의 unit 칩 시편에 대한 개별 몰딩공정을 사용하였다.
- 실제 패키지 제품을 생산할 때 사용되는 EMC 몰딩 공정은 일반적으로 스트립 단위로 진행되지만, 본 연구에서는 실험실에서의 몰딩공정을 용이하게 할 수 있도록 14 mm×14 mm 크기의 unit 칩 시편에 대한 개별 몰딩공정을 사용하였다.
- 본 연구에서는 박형 PoP의 warpage를 방지하기 위한 기초연구로서 박형 PoP의 warpage 및 이의 편차에 영향을 미치는 인자들을 규명하고자 하였다. 이를 위해 EMC 의 물성에 따른 박형 PoP용 상부 패키지와 하부 패키지의 warpage 변화거동을 분석하였으며, 동일한 EMC로 몰딩한 패키지들의 warpage 편차를 분석하고 상부 패키지와 하부 패키지용 기판 자체의 warpage 편차를 분석하였다.
- Shadow moiré로 warpage를 측정할때 PCB의 경우에는 PCB 기판을 뒤집어서 하부 표면이 위에 있고 상부 표면이 아래에 있는 형상으로 측정하였다. 칩을 실장한 시편과 EMC 몰딩한 시편의 경우에도 기판이 위에 있고 칩과 EMC 몰딩이 아래에 있는 dead bug 형상으로 warpage를 측정하였다. Shadow moiré 방법은 측정하고자 하는 시편의 표면 바로 앞에 기준격자를 위치하게 한 뒤, 광원으로부터 조명을 인가하고 기준격자와 시편 표면에 형성된 기준격자의 그림자, 즉 변형격자의 간섭에 의해서 형성되는 moiré 무늬를 CCD 카메라를 이용하여 측정하는 방법이다.
- 이는 앞서 실험한 서로 다른 EMC 몰딩에 따른 warpage 차이보다 더 큰 값으로, EMC 물성값 이외의 다른 warpage 발생 변수가 존재함을 의미한다. 패키지의 구성 재료중 가장 많은 부피비를 차지하는 EMC와 기판이 warpage에 가장 큰 영향을 줄 것이기 때문에, EMC의 물성값 이외의 warpage 발생 변수를 알아보기 위해 박형 기판 자체의 warpage를 분석하였다. 기판에서 발생하는 warpage 차이를 분석하기 위해 각기 10 세트의 상부 기판과 하부 기판에 대해 warpage를 측정하였으며, 그 결과를 Fig.
대상 데이터
- Fig. 1에 있는 상부 기판과 하부 기판에 die attach film (DAF)을 사용하여 실장하기 위한 칩 시편은 p형(100) Si 웨이퍼를 사용하여 제작하였다. 두께 550 µm인 Si 웨이퍼를 양면 chemical-mechanical-polishing (CMP) 공정으로 40 µm 두께로 thinning 한 후, dicing saw를 사용하여 7㎜×7 ㎜ 크기로 절단하여 DAF 본딩용 칩 시편을 제작하였다.
- 두께 550 µm인 Si 웨이퍼를 양면 chemical-mechanical-polishing (CMP) 공정으로 40 µm 두께로 thinning 한 후, dicing saw를 사용하여 7㎜×7 ㎜ 크기로 절단하여 DAF 본딩용 칩 시편을 제작하였다.
- 이들 상부 기판과 하부 기판들은 모두 14 mm×14 mm 크기에 두께가 100 µm인 PCB 기판을 사용하여 제작하였다.
성능/효과
- EMC-A에서 EMC-D까지 4가지 서로 다른 에폭시들로 몰딩한 상부 패키지 모두 상온에서 (−) warpage를 나타내었으며, PoP 적층을 위한 솔더 리플로우 온도인 260℃에서는 모두 (+) warpage를 나타내었다.
- 2 GPa의 제일 큰 탄성계수를 나타내었다. EMC의 탄성계수가 증가할수록 유리천이온도가 증가하여, 20.6 GPa의 제일 낮은 상온탄성계수를 갖는 EMC-B가 133.4℃의 낮은 유리천이온도를 나타내었다. 반면에, 66.
- 반면에, EMC-A 만으로 몰딩공정을 진행한 동일한 4개의 패키지에서 발생한 warpage 차이는 상온에서 최대 123 µm, 260℃에서는 최대 103 µm로 다른 에폭시 몰딩재료를 사용하여 형성한 패키지보다 더 크게 측정되었기 때문에 EMC 물성이 박형 패키지의 warpage에 미치는 영향에 대한 분석이 어려웠다. 동일한 몰딩재료로 형성한 패키지에서도 warpage가 크게 발생하는 원인은 PCB 기판 자체의 심한 warpage 편차에 기인하는 것임을 규명하였다. 하부 패키지에서는 동일한 EMC로 몰딩한 패키지들이 서로 현저히 다른 warpage를 나타내었다.
- 또한 하부 패키지에서는 동일한 EMC로 몰딩한 패키지들의 온도에 따른 warpage 변화거동이 상이하게 나타났는데, 이는 볼록한 (+) warpage와 오목한 (−) warpage가 한 시편에서 함께 발생 하는 복합적인 warpage 거동에 기인한 것으로 판단된다. 본 연구를 통해 박형 PoP의 경우에는 기존의 주된 warpage 발생 원인이었던 EMC와 기판의 열팽창계수뿐만 아니라 기판 자체의 warpage 편차와 더불어 EMC 몰딩 면적과 같은 패키지 구조도 매우 큰 원인으로 작용한다는 것을 알 수 있다.
- 8과 같이 10개의 기판이 모두 20~260℃의 측정온도 영역에서 (+) warpage를 나타내었으며, 10개 시편의 warpage 차이는 상온에서는 최대 168 µm, 그리고 260℃에서는 최대 46 µm이었다. 이들 결과로부터 상부와 하부 기판 모두 기판 자체의 warpage 차이가 매우 크다는 것을 알 수 있으며, 이와 같이 기판 자체에서 발생하는 warpage의 큰 편차로 인해 EMC의 물성에 따른 패키지의 warpage 분석이 무의미하게 되었다.
- 전체적인 warpage의 변화 정도는 EMC-A는 −100 ~ +198µm, EMC-B는 −91 ~ +193 µm, EMC-C는 −90 ~ +202 µm, EMC-D는 −119 ~ +228 µm를 나타내었다.
- 이는 몰딩면적 또한 중요한 warpage 거동의 결정 인자라는 것을 알 수 있다. 하부 패키지에서 발생한 복합적인 warpage 거동은 물성이 다른 EMC-A에서 EMC-D까지 4 종류의 EMC에서 모두 나타났다. 이는 하부 패키지의 EMC 몰딩 면적이 8 mm×8 mm로 14 mm×14 mm의 기판 전체 면적에서 차지하는 비율이 낮기 때문인 것으로 판단되며, 복합적인 warpage 거동을 EMC 재료의 최적화만으로는 조절하기 어렵다는 것을 의미한다.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.