선택한 단어 수는 입니다.
최소 단어 이상 선택하여야 합니다.
최소 단어 이상 선택하여야 합니다.
선택한 단어 수는 30입니다.
최대 10 단어까지만 선택 가능합니다.
최대 10 단어까지만 선택 가능합니다.
문제 정의
- PoP를 구성하는 각 패키지 내의 칩 접속공정으로는 die attach film(DAF)으로 칩을 기판에 접착시키고 칩 패드와 기판 패드를 와이어 본딩으로 연결하는 방법이 일반적으로 사용되고 있으나, 최근 PoP 제품의 전기적 특성을 향상시키고 크기를 감소시키기 위해 칩 접속방식으로서 와이어 본딩법 대신에 플립칩 방식을 적용하고자 하는 연구개발이 활발히 진행되고 있다. 본 연구에서는 PoP 기술개발을 위한 기초 연구로서 플립칩 본딩법 및 DAF 접착법과 같은 칩 실장공정에 따른 PoP용 하부 패키지의 warpage 특성을 비교분석하였다.
제안 방법
- 11)실제 제품의 생산에서 사용되고 있는 EMC 몰딩 공정은 일반적으로 스트립 단위(240 mm×70 mm)로 진행되지만, 본 실험에서는 개별 칩 시편에 대하여 EMC 몰딩공정을 진행하였다.
- 3과 같은 다층필름으로 이루어진 DAF를 사용하여 Si 칩을 기판에 접착하는 경우에는 DAF 내 adhesive 필름의 열압착을 통한 curing 공정이 요구된다. Adhesive 필름의 적합한 curing 온도를 결정하기 위하여 carrier 필름을 제거한 DAF에 대해 Differential Scanning Calorimeter (DSC) 분석을 실시하였으며, 그 결과를 Fig. 7에 나타내었다. Fig.
- EMC 몰딩공정을 완료한 시편들에 대해 shadow moiré방법을 사용하여 25~260oC에서 warpage를 측정하였다.
- Fig. 2와 같은 기판을 사용하여 플립칩 공정으로 칩을 기판에 실장한 패키지 시편을 제작하기 위해 크기 7 mm ×7 mm, 두께 75 µm 이며 중앙부에 250 µm 피치의 Cu 범프 위에 솔더 cap이 형성되어 있는 칩을 260oC에서 500 g-force의 힘을 60초간 가하면서 플립칩 본딩 하였다.
- 1oC에서 완전 경화가 발생한다고 판단할 수 있다. Fig. 7의 DSC 결과를 바탕으로 DAF를 이용한 칩 실장공정시 adhesive 층의 경화를 확실히 하기 위해 DAF 접합온도를 130oC로 설정하였다. DAF를 사용하여 칩을 기판에 실장시킨 패키지 시편의 단면 주사전자현미경 사진을 Fig.
- 먼저 DAF의 carrier 필름을 제거한 뒤 Si 칩 표면에 adhesive 층이 맞닿도록 하여 약 50oC의 hot plate 상에서 DAF를 칩에 lamination 시켰다. Mounting 필름 위로 200 mJ/cm2의자외선을 조사하여 adhesive 층과 mounting 필름간의 접착력을 약화시켜 mounting 필름을 떼어내었다. Mounting 필름을 제거한 후, adhesive 층이 접착된 칩을 기판에 배열한 후 130oC에서 80 g-force의 하중을 30분간 유지하여 adhesive 층의 경화를 진행시켜 칩을 기판에 실장하였다.
- Mounting 필름 위로 200 mJ/cm2의자외선을 조사하여 adhesive 층과 mounting 필름간의 접착력을 약화시켜 mounting 필름을 떼어내었다. Mounting 필름을 제거한 후, adhesive 층이 접착된 칩을 기판에 배열한 후 130oC에서 80 g-force의 하중을 30분간 유지하여 adhesive 층의 경화를 진행시켜 칩을 기판에 실장하였다.
- 기판에 칩을 실장한 시편을 몰딩 지그 내에 장착한 후 Fig. 4와 같은 온도/하중 프로파일로 EMC 몰딩공정을 진행하여 크기 8 mm×8 mm, 두께 350 µm인 EMC 몰드를 형성하였다.
- C에서 warpage를 측정하였다. 이때 패키지 시편을 뒤집어서 기판이 위에 있고 몰딩이 밑에 있는 dead bug 형상으로 warpage를 측정하였다. Shadow moiré방법은 발산면을 가진 시편의 평면 밖 변위를 측정하는 기하학적 방법으로써, 측정하고자 하는 시편의 표면 바로 앞에 기준격자를 위치하게 한 뒤, 광원으로부터 조명을 인가하고 기준격자와 시편 표면에 형성된 기준격자의 그림자, 즉 변형격자의 간섭에 의해서 형성되는 moir무늬를 CCD 카메라를 이용하여 측정하는 방법이다.
- 플립칩 본딩 또는 DAF 필름을 사용하여 기판에 실장한 칩에 대해 Table 1에 나타낸 특성값을 갖는 EMC를 사용하여 몰딩공정을 진행하였다. Table 1에서 gel time은 수지에 열을 가하여 물리적 특성이 고상에서부터 액상을 거쳐 다시 고상으로 변할 때까지 소요되는 시간을 나타내며, spiral flow는 에폭시의 유동성 특성을 나타낸다.
- 이때 기판과 칩에 형성되어 있는 솔더의 원활한 리플로우를 위해 상용 Rosin Mildly Activated(RMA) 플럭스를 도포하였다. 플립칩 본딩 후에 칩과 기판 사이에 잔류하는 플럭스는 Trichloroethylene(TC) 용액을 사용하여 5분 동안 초음파 처리를 하여 제거하였으며, 플립칩 본딩된 시편의 기계적 신뢰성을 확보하기 위해 160oC에서 언더필 처리를 하였다.
- 플립칩 본딩법 및 DAF 접착법으로 칩을 기판에 실장한 PoP용 하부 패키지에 대해 칩 실장공정에 따른 warpage 특성을 분석한 결과, 다음과 같은 결론을 얻었다. 온도에 따른 패키지 warpage가 EMC 몰딩과 기판의 열팽창계수의 차이에만 기인하는 경우 플립칩 실장한 패키지와 DAF 실장한 패키지에서 유사한 warpage 거동을 나타낼 것으로 예측하였으나 두 패키지가 서로 크게 다른 warpage 거동을 나타내었으며, 이로부터 칩 접속공정에 따른 패키지 구조도 warpage에 큰 영향을 미친다는 것을알 수 있다.
대상 데이터
- DAF 공정으로 기판에 실장하기 위한 칩 시편은 550 µm 두께의 p-type (100) Si 웨이퍼를 사용하여 형성하였다.
- DAF를 사용하여 칩을 기판에 접착시킨 패키지를 제작할 때에는 기판 중앙부에 있는 플립칩 본딩용 솔더패드어레이가 불필요하므로 이들을 10 vol% HNO3를 사용하여 제거한 후 기판으로 사용하였다. DAF 공정으로 기판에 실장하기 위한 칩 시편은 550 µm 두께의 p-type (100) Si 웨이퍼를 사용하여 형성하였다.
- Fig. 2와 같은 크기가 12 mm×12 mm 이며 두께가 240 µm인 플립칩 공정용 PCB 기판을 사용하여 칩을 기판에 실장시킨 패키지 시편을 제작하였다.
- 본 실험에서 DAF로 본딩한 패키지 내에 있는 칩의 두께는 150 µm 이었으며, 플립칩 본딩한 패키지 내에 있는 칩의 두께는 75 µm 이었다.
- 양면 Chemical Mechanical Polishing(CMP) 공정을 사용하여 Si 웨이퍼의 두께를 150 µm로 thinning 한 후, dicing saw를 사용하여 7 mm×7 mm 크기로 절단하여 칩 시편을 제작하였다.
성능/효과
- 3) 몰딩공정이 진행 되어 에폭시 몰딩 컴파운드가 큐어링됨에 따라 에폭시의 교차결합에 의한 curing shrinkage에 기인하여 몰딩이 수축하게 되어 (-) warpage를 나타내게 된다.3) 200oC에서의몰딩공정 후에 온도를 상온으로 낮추면 기판보다 열팽창 계수가 더 큰 몰딩에서의 수축에 의해 warpage가 (-)로 증가하게 된다. 반면에 온도를 200oC에서 솔더 리플로우 온도인 260oC로 증가시키면 기판보다 열팽창계수가 더 큰 몰딩이 기판보다 더 많이 팽창함에 따라 (-) warpage 값이 줄여들며 경우에 따라서는 warpage가 (+) 값으로 변할수 있다.
- 3) Fig. 11에서와 같이 솔더 리플로우 온도인 260oC에서 플립칩 실장한 패키지는 57 µm의 warpage를 나타내는 반면에, DAF 실장한 패키지는 이보다 큰 -102 µm의 warpage를 나타내었다.
- 3)또한 상온에서 솔더 리플로우 온도 사이의 온도 범위에서 warpage가 -50~50 µm 범위를 넘지 않는 것이 바람직 하다.
- 1과같이 서로 다른 기능을 갖는 두 개의 개별 반도체 패키지 들을 적층하고 이들을 솔더볼을 사용하여 연결하여 이루어지는 반도체 패키지로서,4) 일반적으로 베이스 밴드나 어플리케이션 프로세서와 같은 로직 칩을 Ball Grid Array(BGA) 기판에 실장한 하부 패키지 위에 하나 또는 다수의 메모리 칩을 실장한 상부 패키지를 적층하여 이루어진다.4,9) SiP와는 달리 PoP 제품은 서로 다른 칩 패키지들의 조합에 의해 원하는 기능의 신제품을 구현하는 것이 용이하며 이때 다른 반도체 회사들에서 공급하는 반도체 칩 패키지들을 조합하는 것이 가능하다.5) 또한 패키지들의 적층 전에 개별 패키지들에 대해 번인(burn-in)과 테스트가 가능하기 때문에 Known Good Die(KGD)로 이루어진 패키지들만을 선별하여 공정을 진행할 수 있어 수율을 높일 수 있는 장점이 있다.
- 3,7,10) 특히 최근 PoP 제품의 두께 증가를 막기 위해 상부 패키지와 하부 패키지에 두께가 얇은 기판을 사용하기 때문에 상부 패키지와 하부 패키지의 warpage가 심해지며, 이에 따라 PoP의 상부 패키지와 하부 패키지 사이의 솔더 접속부 또는 하부 패키지와 보드 사이의 솔더 접속부가 떨어져 open joint 불량이 발생할 수 있다.6) PoP 제품을 구성하는 각 패키지의 warpage는 상온에서 뿐만 아니라 적층공정 중의 최고온도인 솔더볼 리플로우 온도까지 온도에 따라 변한다. 따라서 패키지 적층공정 중에 솔더 접속부의 open joint가 발생하는 것을 방지하여 PoP의 신뢰성과 수율을 확보하기 위해서는 상온에서 솔더볼 리플로우 온도까지의 범위에서 warpage를 최소화 할 수 있는 재료 조합과 공정기술의 개발이 요구된다.
- 패키지 warpage는 EMC의 특성, 몰딩내에서 반도체칩이 차지하는 부피분율, PCB 기판의 두께와 열팽창계수, 패키지 구조에 의해 결정되나,3) 이중에서 warpage를 결정하는 가장 중요한 인자들은 EMC 몰딩과 기판 사이의 열팽창계수이다.6) 플립칩 공정이나 DAF 공정과 같은칩 접속공정 중에 warpage가 발생하지 않는다면 200oC에서의 몰딩공정 초기에는 에폭시 몰딩과 기판의 길이가 같으므로 warpage free 한 조건이 된다.3) 몰딩공정이 진행 되어 에폭시 몰딩 컴파운드가 큐어링됨에 따라 에폭시의 교차결합에 의한 curing shrinkage에 기인하여 몰딩이 수축하게 되어 (-) warpage를 나타내게 된다.
- 7에 나타내었다. Fig. 7에서 54.7oC와 82.5oC에서 흡열 피크가 관찰되 었으며 90oC에서 발열 반응을 시작하여 97.1oC에서 온도에 따른 열 유속의 변화가 최대값을 나타낸 뒤 200oC까지의 온도 범위에서 열 유속의 변화율이 거의 일정하게 유지되었다. 첫 번째 흡열 피크가 나타난 54.
- 따라서 플립칩 실장한 패키지에 비해 DAF 실장한 패키지가 더 적은 warpage를 나타내나, 두 패키지에서 온도에 따른 warpage의 변화거동은 유사할 것으로 예측할 수 있다. 그러나 Fig. 11에서와 같이 플립칩 실장한 패키지와 DAF 실장한 패키지가 완전히 다른 warpage 거동을 나타내었으며, 이로부터 기판과 몰딩의 열팽창계수 차이뿐만 아니라 칩 접속공정에 따른 패키지 구조도 warpage에큰 영향을 미친다는 것을 알 수 있다.
- 또한 상온에서 솔더 리플로우 온도 구간에서 플립칩 패키지는 -27~60 µm범위의 warpage 를 나타내는 반면에, DAF 실장한 패키지는 이보다 훨씬큰 -50~-153 µm 범위의 warpage를 나타내어 플립칩 본딩한 패키지가 DAF 실장한 패키지에 비해 더 우수한 warpage 특성을 갖는다는 것을 알 수 있다.
- 또한 상온에서 솔더 리플로우 온도인 260oC사이의 온도 범위에서 플립칩 패키지는 -27~60 µm 범위의 warpage를 나타내는 반면에, DAF 실장한 패키지는 이보다 훨씬 큰 -50~-153 µm 범위의 warpage를 나타내어 플립칩 패키지가 DAF 패키지에 비해 더 우수한 warpage 특성을 나타내었다.
- 6에 플립칩 공정으로 칩을 기판에 실장 후 EMC 몰딩한 패키지 시편의 단면 주사전자현미경 사진을 나타내 었다. 칩의 Cu 범프와 기판의 Cu 회로도선이 SR 패턴내에서 리플로우된 솔더에 의해 잘 접속되어 있음을 관찰할 수 있다.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.