$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

3차원 패키징을 위한 TSV의 다양한 Cu 충전 기술
Various Cu Filling Methods of TSV for Three Dimensional Packaging 원문보기

大韓溶接·接合學會誌 = Journal of the Korean Welding and Joining Society, v.31 no.3, 2013년, pp.11 - 16  

노명훈 (서울시립대학교 공과대학 신소재공학과) ,  이준형 (서울시립대학교 공과대학 신소재공학과) ,  김원중 (서울시립대학교 공과대학 신소재공학과) ,  정재필 (서울시립대학교 공과대학 신소재공학과) ,  김형태 ((주)아프로 알앤디)

Abstract ▼ AI-Helper 아이콘AI-Helper

Through-silicon-via (TSV) is a major technology in microelectronics for three dimensional high density packaging. The 3-dimensional TSV technology is applied to CMOS sensors, MEMS, HB-LED modules, stacked memories, power and analog, SIP and so on which can be employed to car electronics. The copper ...

주제어

#Three dimensional packaging   #TSV   #Cu electroplating   #Functional layer  

AI 본문요약
AI-Helper 아이콘 AI-Helper

* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.

문제 정의

  • 3차원 패키징을 위한 TSV 기술에서 비아 홀을 충전할 때 사용하는 다양한 Cu 전해도금법에 대해서 소개하였다. 반도체 공정에서 보편화된 전해도금을 이용한 Cu 충전은 적절한 기능성 박막과 유기첨가제의 조합 및 전류인가 방법과 같은 도금 공정 조절을 통해 공정시간 단축과 비용 절감이 가능할 것으로 기대된다.
  • 본고에서는 TSV 충전에서의 다양한 변수들 중 기능성 박막과 도금공정에 의한 Cu 전해 도금을 자세히 소개하고자 한다.
  • 지금까지 TSV에 Cu를 충전할 때 중요한 변수인 기능성박막과 도금 공정 변수에 대해 소개하였다. DC, PC, PRC 전류인가 방법을 이용하여 Cu를 전해도금할 경우 유기첨가제의 조성이 중요한 변수로 작용하며, 유기첨가제를 최소화한 TSV 충전에서는 PPR, 3단계 PPR과 같은 도금 공정 조건이 중요한 변수로 작용하였다.
본문요약 정보가 도움이 되었나요?

질의응답

핵심어 질문 논문에서 추출한 답변
TSV란? 3차원 패키징을 위한 TSV(through silicon via)는 전자부품의 소형화, 빠른 신호전달, 고집적도 및 스마트한 기능에 대한 요구를 충족시킬 수 있는 기술이다. TSV는 실리콘 웨이퍼를 관통하는 미세 홀(via)을 형성한 후 홀 내부에 전도성 물질(conductive materials) 을 충전시켜 칩 내부에 직접 전기적 연결 통로를 확보하는 기술이다. 또한, 칩 내부에 직접 연결 통로가 확보되기 때문에 다수의 칩을 수직으로 적층할 때 기존의 와이어 본딩을 이용한 3차원 패키징에서의 I/O 수의 제한, 단락 접촉 불량과 같은 문제점을 해결할 수 있다1).
비아홀에 전도성 물질을 충전하는 기술의 단점은? TSV를 이용한 3차원 패키징을 위해서는 웨이퍼에 비아홀을 형성하는 기술2), 기능성 박막층을 형성하는 기술3), 전도성 물질을 충전하는 기술4), 웨이퍼 연마 기술5), 칩 적층 기술6,7) TSV 신뢰성 해석8) 등 다양한 기술들이 요구된다. 이러한 기술 중에서 비아홀에 전도성 물질을 충전하는 기술은 결함 없는 충전을 위해서 상업적인 공정 시간이 길게는 10시간 이상 소요될 뿐만 아니라, 전체 공정 비용 중 약 26~40%를 차지한다4,9). 따라서 TSV의 상용화를 위해서 전도성 물질의 고속 충전은 매우 긴요한 분야이다.
TSV를 충전하는 전도성 금속으로 Cu를 사용하는 이유는? TSV를 충전하는 전도성 금속으로는 Cu가 대표적으로 사용된다4-9). Cu는 전기전도도가 Ag 다음으로 우수할 뿐만 아니라, 가격이 저렴하기 때문에 TSV 상용화를 위한 충전 금속으로 가장 많이 연구되고 있다. 전해 도금은 TSV에 Cu를 충전할 때 가장 널리 사용되는 방법으로 공정비용이 비교적 저렴하고 양산이 용이하다10,11).
질의응답 정보가 도움이 되었나요?

참고문헌 (21)

  1. M. Motoyoshi : Through-silicon via (TSV), Proceedings of IEEE, 97-1 (2009), 43-48 

    상세보기 crossref

  2. X. Zhang, T.C. Chai, J.H. Lau, C.S. Selvanayagam, K. Biswas, S. Liu, D. Pinjala, (...), C.J. Vath III : Development of through silicon via (TSV) interposer techonology for large die (21x21mm) fine-pitch Cu/low-k FCBGA package, Proceedings-Electronic Components and Technology Conference, (2009), 305-312 

  3. J.A.T. Norman, M. Perez, S.E. Schulz, T. Waechtler : New precursors for CVD copper metallization, Microelectron. Eng., 85-100 (2008) 2159-2163 

    상세보기 crossref

  4. M.J. Wolf, T. Dretschkow, B. Wunderle, N. Jurgensen, G. Engelmann, O. Ehrmann, A. Uhlig, (...), H. Reichl : High aspect ratio TSV copper filling with different seed layers, Proceedings-Electronic Components and Technology Conference, (2008) 563-570 

  5. T.C. Tsai, W.C. Tsao, W. Lin, C.L. Hsu, C.L. Lin, C.M. Hsu, J.F. Lin, C.C. Huang, J.Y. Wu, CMP process development for the via-middle 3D TSV applications at 28nm technology node, Microelectronic Engineering, 92 (2012) 29-33 

    상세보기 crossref

  6. S.J. Hong, J.H. Jung, J.P. Jung, M. Mayer, Y.N. Zhou : Sn bumping without photoresist mould and Si dice stacking for 3-D packaging, IEEE Transactions on Advanced Packaging, 33-4 (2010), 912-917 

    상세보기 crossref

  7. S.C. Hong, W.G. Lee, J.K. Park, W.J. Kim, and J.P. Kim : Cu filling into TSV and non-PR Sn bumping for 3 dimension chip packaging, Journal of KWJS, 29-1 (2011) 9-13 (in Korean) 

    원문보기 상세보기 crossref

  8. S.H. Choa and C.G. Song : Thermo-mechanical reliability analysis of copper TSV, Journal of KWJS, 29-1 (2011) 46-51 (in Korean) 

    원문보기 상세보기 crossref

  9. H. Y. Li, E. Liao, X. F. Pang, H. Yu, X. X. Yu, J. Y. Sun, "Fast Electroplating TSV Process Development for the Via-Last Approach", 2010 Electronic Components and Technology Conference, (2010), 777-780 

  10. D. Malta, C. Gregory, D. Temple, T. Knutson, C. Wang, T. Richardson, Y. Zhang, R. Rhoades : Integrated process for defect-free copper plating and chemical-mechanical polishing of through-silicon vias for 3D interconnects, Proceedings-Electronic Components and Technology Conference (2010), 1769-1775 

  11. K.Y.K. Tsui, S.K. Yau, V.C.K. Leung, P. Sun, D.X.Q. Shi : Parametric Study of Electroplatingbased Via-filling Process for TSV Applications, Int'l Conf. on Electron. Pack. Tech & High Dens. Pack. (ICEPT-HDP), (2009), 23-27 

  12. T. Kenji, T. Hiroshi, T. Yoshihiro, Y. Yasuhiro, H. Masataka, S. Tomotoshi, M. Tadahiro, S. Masahiro, B. Manabu : Current status of research and development for three-dimensional chip stack technology, J. Appl. Phys. 40 (2001), 3032-3037 

    상세보기 crossref

  13. S.W.R. Lee, R. Ho, S.X.D. Zhang, C. K. Wong : 3D stacked flip chip packaging with through silicon vias and copper plating or conductive adhesive filling, Proceed. Elec. Pack. Tech. Conf., (2005) 795-801 

  14. B.H. Kim, H.C. Kim, K.J. Chun, J.H. KI, Y.S. Tak : Cantilevert-type microelectromechanical systems probe card with throuhg-wafer interconnects for fine pitch and high-speed testing, Jpn. J. Applied Physics 43(6B) (2004) 3877 

    상세보기 crossref

  15. E.H. Choi, Y.S. Lee, and S.K. Rha : Effects of current density and organic additives on via copper electroplating for 3D packaging, Kor. J. Mater Res., 22-7 (2012), 374-378 

    원문보기 상세보기 crossref

  16. C. Fang, A.L. Corre, and D. Yon : Copper electroplating into deep microvias for the "SiP" application, Microelectronic Engineering 88 (2011), 749-753 

    상세보기 crossref

  17. R. Beica, C. Sharbono, and T. Ritzdorf : Through silicon via copper electrodeposition for 3D integration, Electronic components and technology conference, IEEE (2008), 577-583 

  18. L. Hofmann, R. Ecke, S.D. Schulz, and T. Gessner : Investigations regarding Through Silicon Via filling for 3D integration by Periodic Pulse Reverse plating with and without additives, Microelectronic Engineering 88 (2011), 705-708 

    상세보기 crossref

  19. S.C. Hong, W.G. Lee, W.J. Kim, J.H. Kim, and J.P. Jung : Reduction of defects in TSV filled with Cu by high-speed 3-step PPR for 3D Si chip stacking, Microelectronics Reliability, 51 (2011) 2228-2235 

    상세보기 crossref

  20. Q. Li, H. Ling, H. Cao, Z. Bian, M. Li, and D. Mao : Through silicon via filling by copper electroplating in acidic cupric methanesulfonate bath, International conference on electronic packaging technology & High density packaging (ICEPT-HDP), IEEE, (2009), 68-72 

  21. T.H. Tsai and J.H. Juang : Electrochemical investigations for copper electrodeposition of throughsilicon via, Microelectronic Engineering 88 (2011), 195-199 

    상세보기 crossref

저자의 다른 논문 :

관련 콘텐츠

오픈액세스(OA) 유형

BRONZE

출판사/학술단체 등이 한시적으로 특별한 프로모션 또는 일정기간 경과 후 접근을 허용하여, 출판사/학술단체 등의 사이트에서 이용 가능한 논문

저작권 관리 안내
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로