[논문]Cu 전해도금을 이용한 TSV 충전 기술

기세호; 신지오; 정일호; 김원중; 정재필

doi:10.5781/jwj.2014.32.3.11

Cu 전해도금을 이용한 TSV 충전 기술
TSV Filling Technology using Cu Electrodeposition 원문보기

Journal of welding and joining = 대한용접·접합학회지, v.32 no.3, 2014년, pp.11 - 18

기세호 (서울시립대학교 공과대학 신소재공학과) , 신지오 (서울시립대학교 공과대학 신소재공학과) , 정일호 , 김원중 (서울시립대학교 공과대학 신소재공학과) , 정재필 (서울시립대학교 공과대학 신소재공학과)

Abstract ▼ AI-Helper

TSV(through silicon via) filling technology is making a hole in Si wafer and electrically connecting technique between front and back of Si die by filling with conductive metal. This technology allows that a three-dimensionally connected Si die can make without a large number of wire-bonding. These TSV technologies require various engineering skills such as forming a via hole, forming a functional thin film, filling a conductive metal, polishing a wafer, chip stacking and TSV reliability analysis. This paper addresses the TSV filling using Cu electrodeposition. The impact of plating conditions with additives and current density on electrodeposition will be considered. There are additives such as accelerator, inhibitor, leveler, etc. suitably controlling the amount of the additive is important. Also, in order to fill conductive material in whole TSV hole, current wave forms such as PR(pulse reverse), PPR(periodic pulse reverse) are used. This study about semiconductor packaging will be able to contribute to the commercialization of 3D TSV technology.

주제어

AI 본문요약
AI-Helper

* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.

문제 정의

본 논문에서는 Cu 전해도금을 이용한 TSV 충전기술에 대하여 소개하였다. 비아 홀에 전도성 물질을 충전 하는 기술에는 전해도금을 이용한 충전이 대표적으로 사용되고 있다.

성능/효과

또한, 분해전압은 전해하는 금속염의 종류, 농도, 착화제의 종류, 농도, 온도, 전극의 종류나 표면상태 등에 의해 변하며, 이론적인 석출 최소전압보다 크다. 이 전압의 차이를 과전압(overpotential)이라고 하며, 음극 에서의 수소 발생이 금속의 재질, 표면 상태 등에 의해서 석출 전압이 달라지는 것을 수소과전압이라고 한다.
7은 레벨러의 함량에 따른 구리 전해도금 층의 잔류응력 변화를 나타낸 그래프이다. 레벨러의 함량이 증가할수록 잔류응력은 감소하는 것을 확인할 수 있다.

후속연구

또한 전해도금을 이후에는 과도금된 도금층을 제거하기 위한 CMP 공정 등의 후처리 공정 등이 이루어진다. 본 논문을 통하여 향후 TSV 충전 기술을 이용한 3차원 반도체 패키징을 상용화하는 데에 기여할 수있을 것으로 본다.

질의응답

핵심어	질문	논문에서 추출한 답변
	TSV를 이용한 3타원 패키징을 위해서 필요한 기술은 어떤 것이 있는가?	이 기술을 이용하면 다수의 다이를 와이어 본딩 없이 3차원으로 연결하는 것이 가능하게 된다. TSV를 이용한 3차원 패키징을 위해서는 웨이퍼 상에 비아 홀을 형성 하는 기술, 절연층(dielectric layer), 확산 방지층(diffusion barrier layer) 및 씨앗층(seed layer)과 같은 기능성 박막층을 형성하는 기술, 구리와 같은 전도성 물질을 충전하는 기술, 웨이퍼 연마 기술, 칩 적층 기술 TSV 신뢰성 해석 등 다양한 기술들이 요구된4-8). 이러한 기술 중에서 비아 홀에 전도성 물질을 충전하는 기술은 결함 없는 충전을 위해서 상업적인 공정 시간이 길게는 10시간 이상 소요될 뿐만 아니라, 전체 공정비용 중 약 26~40%를 차지한다.
	주TSV 기술은 어떤 기술인가?	주TSV 기술은 차세대 적층기술로써 수십 ㎛ 두께로 만든 메모리칩에 관통홀(through silicon via)을 형성 하고, 수직으로 쌓아올린 뒤 비아 내부에 전도성 금속 으로 채워 연결하는 3차원 패키징 방법 (3D chip packaging)이다1-3). 이는 복수의 칩을 wire bonding 방식으로 접속하는 종래의 방식에 비해 배선의 거리를 크게 단축시킬 수 있기 때문에 소자의 고속화, 저소비 전력화, 소형화 등의 측면에서 매우 큰 장점을 가진다.
	전해도금을 이용하여 TSV 내부에 구리 충전할 때 고려해야할 변수는?	1은 전해도금을 이용하여 TSV 내부에 구리를 충전할 때 고려해야할 변수들을 나타낸 그림이다. 각각의 변수들에는 웨이퍼의 디자인(via size, aspect ratio), 기능성 박막 (sufficient thickness, uniform coverage), 도금액(accelerator, suppressor, leveler), 도금공정(current density, current waveform) 등이 있다.

참고문헌 (18)

S. P. Robert : Three-Dimensional Integrated Circuits and the Future of System-on-Chip Designs, Proceedings of the IEEE, 94-6 (2006), 1214-1224

상세보기
W. R. Davis, J. Wilson, S. Mick, J. Xu, H. Hua, C. Mineo, A. M. Sule, M. Steer and P. D. Franzon : Demystifying 3D ICs: the pros and cons of going vertical, Design & Test of Computers, IEEE, 22-6 (2005), 498-510

상세보기
P. Garrou, C. Bower and P. Ramm : Handbook of 3D Integration: Technology and Application of 3D Integrated Circuits Volume 1 & 2, published by WILEY-VCH Verlag GmbH & Co. KGaA, Weinheim, 2008, 22-35
J. A. T. Norman, M. Perez, S.E. Schulz, T. Waechtler : New precursors for CVD copper metallization, Microelectron. Eng., 85-100 (2008), 2159-2163

상세보기
M. J. Wolf, T. Dretschkow, B. Wunderle, N. Jurgensen, G. Engelmann, O. Ehrmann, A. Uhlig, (...), H. Reichl : High aspect ratio TSV copper filling with different seed layers, Electronic Components and Technology Conference, (2008), 563-570
S. J. Hong, J. H. Jung, J. P. Jung, M. Mayer, Y. N. Zhou : Sn bumping without photoresist mould and Si dice stacking for 3-D packaging, IEEE Transactions on Advanced Packaging, 33-4 (2010), 912-917

상세보기
S. C. Hong, W. G. Lee, J. K. Park, W. J. Kim, and J. P. Kim : Cu filling into TSV and non-PR Sn bumping for 3 dimension chip packaging, J. Korean Weld. Join. Soc., 29-1 (2011), 9-13 (in Korean)

원문보기 상세보기
S. H. Choa and C. G. Song : Thermo-mechanical reliability analysis of copper TSV, J. Korean Weld. Join. Soc., 29-1 (2011), 46-51 (in Korean)

원문보기 상세보기
N. Ranganathan, L. Ebin, L. Linn, L. W. Sheng Vincent, O.K. Navas, V. Kripesh and N. Balasubramanian : Integration of High Aspect Ratio Tapered Silicon Via for Through-Silicon Interconnection, Electronic Components and Technology Conference, 2008, 859-865
H. S. Lee, K. H. Kim and S. H. Choa : Warpage and Stress Simulation of Bonding Process-Induced Deformation for 3D Package Using TSV Technology, Journal of the Korean Society of Precision Engineering 29-5 (2012), 563-571

원문보기 상세보기
Selvanayagam, C. S., Lau, J. H., Zhang, X., Seah, S. K. W., Vaidyanathan, K. and Chai, T. C. : Nonlinear thermal stress/strain analyses of copper filled TSV and their flip-chip microbumps, Proc. Electronic Components and Technology Conference, 2008, 1073-1081
Karmarkar, A. P. : Performance and reliability analysis of 3D-integration structures employing through silicon via (TSV), Proc. of IEEE 47th Annual International Reliability Physics Symposium, 2009, 682-687
L. Hofmann, R. Ecke, S. E. Schulz, T. Gessner : Investigations regarding Through Silicon Via filling for 3D integration by Periodic Pulse Reverse plating with and without additives, Microelectronic Engineering, 88 (2011), 705-708

상세보기
H. L. Henry Wu and S. W. Ricky Lee : TSV Plating using Copper Methanesulfonate Electrolyte with Single Component Suppressor, Electronic System-I ntegration Technology Conference (ESTC), 2012, 1-5
C. Wu, X. Feng, H. Cao, H. Ling, M. Li and D. Mao : The effect of different TSV electroplating levelers on the copper residual stress, Electronic Packaging Technology and High Density Packaging (ICEPT-HDP), 2012, 430-433
Y. Zhua, S. Ma, X. Suna, J. Chena, M. Miao and Y. Jina : Numerical modeling and experimental veri fication of through silicon via (TSV) filling in presence of additives, Microelectronic Engineering, 117 (2014), 8-12

상세보기
N. Lin, J. Miao, P. Dixit : Void formation over limiting current density and impurity analysis of TSV fabricated by constant-current pulse-reverse modulation, Microelectronics Reliability, 53 (2013), 1943-1953

상세보기
S. C. Hong, W. G. Lee, W. J. Kim, J. H. Kim, and J. P. Jung : Reduction of defects in TSV filled with Cu by high-speed 3-step PPR for 3D Si chip stacking, Microelectron. Reliab., 51 (2011), 2228-2235

상세보기

내보내기 구분	파일저장 인쇄 메일전송
구성항목	기본정보 상세정보 관리번호, 논문명, 저널/프로시딩명, 저자 , 발행년, 권, 호, 시작페이지, 끝페이지, 발행기관 관리번호, 논문명, 대등논문명, 저자 , 저널/프로시딩명, 발행기관, 발행년, 발행언어, 권, 호, 시작페이지, 끝페이지, ISBN, ISSN, 주제분야, 키워드, 초록(한글), 초록(영문), 저자(소속기관)
저장형식	Text(ASCII format) Excel format RefWorks Direct Export RIS format (for Reference Manager, ProCite, EndNote), Scholar's Aids, Mendeley
메일정보	받는사람 (필수) @ 보내는사람 (선택) @ 제목 내용 KISTI 검색결과 이메일 서비스
안내	총 건의 자료가 검색되었습니다. 다운받으실 자료의 인덱스를 입력하세요. (1-10,000) 검색결과의 순서대로 최대 10,000건 까지 다운로드가 가능합니다. 데이타가 많을 경우 속도가 느려질 수 있습니다.(최대 2~3분 소요) 다운로드 파일은 UTF-8 형태로 저장됩니다. 파일의 내용이 제대로 보이지 않을실 때는 웹브라우저 상단의 보기 -> 인코딩 -> 자동선택 여부를 확인하십시오. ~ Text(ASCII format) Excel format

연합인증