최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기마이크로전자 및 패키징 학회지 = Journal of the Microelectronics and Packaging Society, v.21 no.4, 2014년, pp.117 - 123
김재환 (홍익대학교 공과대학 신소재공학과) , 박대웅 (홍익대학교 공과대학 신소재공학과) , 김민영 , 오태성 (홍익대학교 공과대학 신소재공학과)
Cu through-vias, which can be used as thermal vias or vertical interconnects, were formed using bottom-up electrodeposition filling as well as top-down electrodeposition filling into open via-holes and their microstructures were observed. Solid Cu through-vias without voids could be successfully for...
* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.
핵심어 | 질문 | 논문에서 추출한 답변 |
---|---|---|
반도체 패키지에서 열을 낮추는 방법에는 무엇이 있는가? | 삼차원 반도체 칩에서는 발생열을 효과적으로 방출하기 위한 방안으로서 삼차원 구조의 수직 interconnect인 비아(via)들을 신호전달 목적과 더불어 열방출용 써멀비아(thermal via)로 사용하고 있다.4,8,9) 반도체 패키지에서는 대류 냉각성능을 향상시키거나 힛싱크(heat sink)를 부착하는 방법, 열전도도가 높은 재료들을 사용하여 junction-to-case 또는 junction-to-board 열저항을 낮추는 방법들과 더불어 PCB 기판에 써멀비아를 구비하여 칩에서 발생하는 열을 힛싱크로 효과적으로 전달하는 기술들이 개발되고 있다.10) 또한 bare 반도체 칩들을 삼차원으로 적층하여 이루어지는 칩스택 패키지(chip stack package) 또는 System-in-Package(SiP)에서도 칩들 사이의 인터커넥션(interconnection)에 Through-Si-Via(TSV)를 적용하여 TSV가 신호전달 통로로 작용할 뿐만 아니라 열방출 통로인 써멀비아의 역할을 하도록 하고 있다. | |
Light emitting diode에서 junction 온도가 올라갔을 때 생기는 문제는? | 4,5) 즉, 소자 작동에 의해 발생하는 열이 제대로 방출되지 않아 소자의 온도가 올라가게 되면 금속회로배선의 저항이 증가하게 되어 연산속도가 저하되는 문제가 있다.5) Light emitting diode(LED)에서도 광을 방출하는 junction 온도가 증가함에 따라 효율과 수명이 급격히 감소할 뿐만 아니라 색온도의 변화에 의한 소자 불량이 발생하게 된다.6,7) | |
기존 MEMS 패키지의 고기능화 한계를 해결하기 위한 방안은? | 14) 기존 MEMS 패키지에서는 기계구조물과 반도체 칩이 동일 기판에 평면상으로 위치하며 cap 웨이퍼는 단순히 이들의 밀봉덮개용으로 사용되어 왔다. 그러나 이와 같은 패키지 구조로는 소형화와 고기능화의 한계에 부닥치게 되어, 이를 타개하기 위한 방안으로서 cap 웨이퍼에 비아를 형성하고 이를 기계구조물과 반도체 칩의 인터커넥션으로 사용하는 삼차원 MEMS 패키지가 개발되고 있다.14) |
Wikipedia, Wikipedia Foundation. lnc. Aug.(2014) from http://en.wikipedia.org/wiki/Moore's_law
C. G. Hwang, "Semiconductor Memories for IT", Proc. 2002 IEEE International Solid-State Circuits Conference - Visuals Supplement 2002 to the Digest of Technical Papers, IEEE Components, Packaging and Manufacturing Technology Society (CPMT), San Francisco, 12 (2002).
Y. A. Cengel, "Introduction To Thermodynamics and Heat Transfer, Vol. II Heat Transfer", McGraw-Hill Co., Boston, 758 (2001).
T. Y. Chiang, K. Banerjee, and K. C. Saraswat, "Effect of Via Separation and Low-k Dielectric Materials on the Thermal Characteristics of Cu Interconnects", Proc. International Electron Devices Meeting (IEDM) 2000, San Francisco, 261 (2000).
S. Chan and J. S. Jang, "Accelerated Degradation Stress of High Power Phosphor Converted LED Package", J. Microelectron. Packag. Soc., 17(4), 19 (2010).
A. Rahman and R. Rief, "Thermal Analysis of Three-dimensional (3-D) Integrated Circuits (ICs)", Proc. International Interconnect Technology Conference, Burlingame, 157 (2001).
T. Y. Chiang, S. J. Souri, C. O. Chui and K. C. Saraswat, "Thermal Analysis of Heterogeneous 3-D ICs with Various Integration Scenarios", Proc. International Electron Devices Meeting (IEDM) 2000, Washington DC, 681 (2001).
S. Lee, T. F. Lemczyk and M. M. Yovanovich, "Analysis of High Density Interconnect Technology", Proc. 8th SEMI-THERM Symposium, Austin, 55 (1992).
K. Y. Lee, T. S. Oh, J. H. Lee and T. S. Oh, "Electrical Characteristics of the Three-Dimensional Interconnection Structure for the Chip Stack Package with Cu through Vias", J. Electron. Mater., 36(2) 123 (2007).
T. Jeong, K. H. Kim, S. J. Lee, S. H. Lee, S. R. Jeon, S. H. Lim, J. H. Baek and J. K. Lee, "Aluminum Nitride Ceramic Substrates-Bonded Vertical Light-Emitting Diodes", IEEE Photonics Technol. Lett., 21(13), 890 (2009).
S. H. Park, T. S. Oh, Y. S. Eum and J. T. Moon, "Interconnection Processes Using Cu Vias for MEMS Sensor Packages", J. Microelectron. Packag. Soc., 14(4), 63 (2007).
K. Y. Lee and T. S. Oh, "Cu Via-Filling Characteristics with Rotating-Speed Variation of the Rotating Disc Electrode for Chip-stack-package Applications", J. Microelectron. Packag. Soc., 14(3), 65 (2007).
C. Ryu, J. Park, J. S. Pak, K. Y. Lee, T. S. Oh and J. Kim, "Suppression of Power/Ground Inductive Impedance and Simultaneous Switching Noise Using Silicon Through-Via in a 3-D Stacked Chip Package", IEEE Microwave Wireless Comp. Lett., 17(12), 855 (2007).
Y. K. Jee, J. Yu, K. W. Park and T. S. Oh, "Zinc and Tin-Zinc Via-Filling for the Formation of Through-Silicon Vias in a System-in-Package", J. Electron. Mater., 38(5) 685 (2009).
M. Y. Kim, T. S. Oh and T. S. Oh, "Formation of Sn Through-Silicon-Via and Its Interconnection Process for Chip Stack Packages", Kor. J. Met. Mater., 48(6), 557 (2010).
M. Y. Kim, S. K. Kim and T. S. Oh, "Formation of Through-Silicon-Vias Using Pressure Infiltration of Molten Tin", Mater. Trans., 53(10), 1810 (2012).
J. Y. Choi and T. S. Oh, "Flip Chip Process by Using the Cu-Sn-Cu Sandwich Joint Structure of the Cu Pillar Bumps", J. Microelectron. Packag. Soc., 16(4), 9 (2009).
J. Y. Choi, M. Y. Kim, S. K. Lim and T. S. Oh, "Flip Chip Process for RF Packages Using Joint Structures of Cu and Sn Bumps", J. Microelectron. Packag. Soc., 16(4), 67 (2009).
*원문 PDF 파일 및 링크정보가 존재하지 않을 경우 KISTI DDS 시스템에서 제공하는 원문복사서비스를 사용할 수 있습니다.
오픈액세스 학술지에 출판된 논문
※ AI-Helper는 부적절한 답변을 할 수 있습니다.