최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기한국정보통신학회논문지 = Journal of the Korea Institute of Information and Communication Engineering, v.18 no.3, 2014년, pp.651 - 656
정학기 (Department of Electronic Engineering, Kunsan National University)
This paper analyzed the change of subthreshold swing for channel doping of asymmetric double gate(DG) MOSFET. The subthreshold swing is the factor to describe the decreasing rate of off current in the subthreshold region, and plays a very important role in application of digital circuits. Poisson's ...
* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.
핵심어 | 질문 | 논문에서 추출한 답변 |
---|---|---|
원통형 차지트랩플래시(Charge Trap Flash) 셀 구조는 어떤 기술인가? | 삼성전자에서는 차세대 메모리 반도체에 사용되는 트랜지스터구조를 원통형 차지트랩플래시(Charge Trap Flash) 셀 구조를 이용하기로 결정하고 대규모 투자에 나서고 있다. 이는 기존의 메모리구조와 달리 3차원적 구조로서 30 nm급 트랜지스터를 40층 이상 적층하는 기술이 요구되는 고정밀 기술이다. 메모리소자 뿐만이 아니라 소형화 및 경량화의 상징인 스마트폰 그리고 SSD(Solid State Drive)에 이용가능하며 나아가 테블릿 PC 등 휴대용 장비에도 대폭 적용될 예정이다. | |
MugFET는 어떤 트랜지스터인가? | 이러한 단채널 효과를 해결하기 위하여 가장 각광받는 소자로 다중게이트 MOSFET(Multi Gate MOSFET; MugFET)가 물방에 오르고 있다. MugFET는 FinFET [1], 이중게이트(Double Gate ; DG) MOSFET[2], 원통형 MOSFET[3] 등 다양한 구조를 가지고 있으나 결국 게이트를 채널주변에 여러 개 제작하여 게이트에 의한 전류제어능력을 향상시킨 트랜지스터이다. MugFET 중 가장 간단한 구조로서 많은 연구가 진행 중인 이중 게이트 MOSFET는 게이트단자를 상단과 하단에 제작함으로써 채널 내 전하의 제어를 두 개의 게이트가 담당하도록 하여 게이트 단자에 의한 전류제어능력을 두 배 가까이 향상시킬 수 있다. | |
이중게이트 MOSFET의 장점은 무엇인가? | 이중게이트 MOSFET는 채널을 저농도로 도핑하여 채널 내 전하들이 이동할 때 발생하는 불순물산란을 감소시켜 전하의 이동도를 향상시킬 수 있다는 장점뿐만 아니라 채널을 완전결핍상태(fully depleted)로 제작하여 고속 동작에 용이하다. Ding 등[6]은 고정된 채널 내 도핑분포함수를 사용하여 비대칭 이중게이트 MOSFET의 문턱전압이하 스윙을 분석하였으나 본 연구에서는 가우스분포함수를 도핑분포함수로 사용하여 도핑농도 및 분포함수의 변화에 따라 문턱전압이하 스윙의 변화를 관찰하였다. |
A.J.Garcia-Loureiro, N.Seoane, M.Aldegunde and R.Valin, "Implementation of the Density Gradient Quantum Corrections for 3-D Simulations of Multigate Nanoscaled Transistors," IEEE Trans. on CAD of IC and Systems, vol.30, no.6, pp841-851, 2011.
S.Jandhyala and S.Mahapatra, "Inclusion of body doping in compact models for fully-depleted common double gate MOSFET adapted to gate-oxide thickness asymmetriy", Electronics Lett., vol.48, no.13, pp.794-795, 2012.
H.Lu and Y.Taur, "An analytical potential model for symmetric and asymmetric DGMOSFETs," IEEE Trans. on Electron Devices, vol.53, no.5, pp.1161-1168, 2006.
A.Dey, A.Chakravorty, N.DasGupta and A.DasGupta, "Analytical model of subthreshold current and slope for asymmetric 4T and 3T double-gate MOSFET," IEEE Trans. on Electron Devices, vol.55, no.12, pp.3442-3449, 2008.
Z.Ding, G.Hu, J.Gu, R.Liu, L.Wang and T.Tang, "An analytical model for channel potential and subthreshold swing of the symmetric and asymmetric double-gate MOSFETs," Microelectronics J., vol.42, pp.515-519, 2011.
P.K. Tiwari, S. Kumar, S. Mittal, V. Srivastava, U. Pandey and S. Jit, "A 2D Analytical Model of the Channel Potential and Threshold Voltage of Double-Gate(DG) MOSFETs with Vertical Gaussian Doping Profile," IMPACT-2009, pp.52-55, 2009.
*원문 PDF 파일 및 링크정보가 존재하지 않을 경우 KISTI DDS 시스템에서 제공하는 원문복사서비스를 사용할 수 있습니다.
오픈액세스 학술지에 출판된 논문
※ AI-Helper는 부적절한 답변을 할 수 있습니다.