[논문]ABL 범프를 이용한 마이크로 플립 칩 공정 연구

마준성; 김성동; 김사라은경

doi:10.6117/kmeps.2014.21.2.037

초록
AI-Helper

차세대 전자 소자 기술에서 전력전달은 소자의 전력을 낮추고 발열로 인한 문제 해결을 위해서 매우 중요한 기술로 대두되고 있다. 본 연구에서는 직사각형 ABL 전력 범프를 이용한, Cu-to-Cu 플립 칩 본딩 공정의 신뢰성 문제에 대해 살펴보았다. 다이 내 범프 높이 차이는 전기도금 후 CMP 공정을 진행했을 경우 약 $0.3{\sim}0.5{\mu}m$ 이었고, CMP 공정을 진행하지 않았을 경우는 약 $1.1{\sim}1.4{\mu}m$으로 나타났다. 또한 면적이 큰 ABL 전력 범프가 입출력 범프 보다 높이가 높게 나타났다. 다이 내 범프 높이 차이로 인해 플립 칩 본딩 공정 시 misalignment 문제가 발생하였고, 이는 본딩 quality 에도 영향을 미쳤다. Cu-to-Cu 플립 칩 공정을 위해선 다이 내 범프 높이 균일도와 Cu 범프의 평탄도 조절이 매우 중요한 요소라 하겠다.

Abstract ▼ AI-Helper

One of the important developments in next generation electronic devices is the technology for power delivery and heat dissipation. In this study, the Cu-to-Cu flip chip bonding process was evaluated using the square ABL power bumps and circular I/O bumps. The difference in bump height after Cu elect...

One of the important developments in next generation electronic devices is the technology for power delivery and heat dissipation. In this study, the Cu-to-Cu flip chip bonding process was evaluated using the square ABL power bumps and circular I/O bumps. The difference in bump height after Cu electroplating followed by CMP process was about $0.3{\sim}0.5{\mu}m$ and the bump height after Cu electroplating only was about $1.1{\sim}1.4{\mu}m$. Also, the height of ABL bumps was higher than I/O bumps. The degree of Cu bump planarization and Cu bump height uniformity within a die affected significantly on the misalignment and bonding quality of Cu-to-Cu flip chip bonding process. To utilize Cu-to-Cu flip chip bonding with ABL bumps, both bump planarization and within-die bump height control are required.

주제어

AI 본문요약
AI-Helper

* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.

문제 정의

이는 Cu 본딩 층의 평탄화 공정이 다이(또는 웨이퍼)간 alignment와 본딩 강도(strength) 및 본딩 quality 에 미치는 영향이 매우 크기 때문이다.⁹⁾ 본 연구에서는 직사각형 ABL 전력 범프와 원형 입출력 범프를 다이 내에 제작한 후 Cu-to-Cu 플립 칩 본딩을 진행하였고, 본딩 과정에서 발생하는 공정 신뢰성 문제에 대해 살펴보았다.
하지만 아직까지는 전력전달이나 분배로 인한 성능 및 신뢰성 문제 해결을 위한 공정 기술 개발은 미진한 상태이다. 본 연구는 전력전달을 용이하게 하여 성능을 높이고 발열을 줄이는 공정 방법 중 하나로 다이(die)와 패키지(package)를 연결하는 ABL(advanced bump layer) 범프에 대한 공정과 Cu ABL 범프를 이용한 Cu-to-Cu 플립 칩 본딩에 대한 공정 신뢰성을 살펴보았다.
본 연구에서는 직사각형 ABL 전력 범프를 이용한, Cu-to-Cu 플립 칩 본딩의 공정 문제에 대해 살펴보았다. 기존의 Cu-to-solder 플립 칩 본딩 공정과 달리 Cu-to-Cu 플립칩 공정은 다이 내 범프 높이의 균일도와 Cu 범프의 평탄도가 매우 중요함을 알 수 있었다.

제안 방법

Cu 범프는 Ti 500 Å/Cu 5000 Å의 barrier/seed 층을 스퍼터(sputter) 공정으로 증착한 후에 전기도금 (electroplating)으로 범프를 완성하였다. 다이의 경우는 Cu 전기도금 후에 범프의 평탄화 작업을 위해서 Cu CMP 공정을 진행하였으며, 범프 높이는 3D profiler로 측정하였다. 형성된 범프의 모양은 SEM(scanning electron microscope)으로 관찰하였고, Figure 3에서 볼 수 있다.
플립 칩 본딩 온도와 힘(force)는 각각 130℃와 1Kg이었고, 본딩 시간은10초로 하였다. 범프의 산화물 제거를 위해서 본딩 직전에 다이를 Cu 범프 전용 플럭스(Flux NC-26-A, Indium Corp.) 용액을 묻혀 플럭싱(fluxing) 공정을 진행하였다. 플립 칩 본딩된 시편은 본딩 후 대류(convective) 열압착 (thermo-compression)방법으로 후속 열처리 공정을 진행 하였으며, 열처리 공정은 질소 분위기에서 90분간 진행 되었다.
57 MPa 두 경우를 실험하였다. 본딩 공정을 마친 후 SAM(scanning electron microscope)으로 본딩 quality를 분석하였다.
본딩된 시편의 alignment 상태를 자세히 관찰하기 위해서 X-ray 검사를 진행하였고, 이를 Figure 7에 나타내었다. Case1은 범프가 높이가 높은 center 부분에서 edge 부분으로 미끄러진 후 완전히 misalign이 발생한 경우이고, Case 2는 범프가 미끄러진 후 edge에서 본딩된 경우를 예로 보여주고 있다.
) 용액을 묻혀 플럭싱(fluxing) 공정을 진행하였다. 플립 칩 본딩된 시편은 본딩 후 대류(convective) 열압착 (thermo-compression)방법으로 후속 열처리 공정을 진행 하였으며, 열처리 공정은 질소 분위기에서 90분간 진행 되었다. 온도 온도는 400℃였고, 압력은 0.
다이의 경우는 Cu 전기도금 후에 범프의 평탄화 작업을 위해서 Cu CMP 공정을 진행하였으며, 범프 높이는 3D profiler로 측정하였다. 형성된 범프의 모양은 SEM(scanning electron microscope)으로 관찰하였고, Figure 3에서 볼 수 있다.

대상 데이터

4인치 실리콘 웨이퍼에 5 mm×5 mm로 기판(substrate)과 다이를 디자인하였고, 설계 레이아웃(layout)을 Figure1에 나타내었다.
4인치 실리콘 웨이퍼에 5 mm×5 mm로 기판(substrate)과 다이를 디자인하였고, 설계 레이아웃(layout)을 Figure1에 나타내었다. 기판은 플립 침 본딩을 위한 범프, 그리고 다이와 daisy chain을 만드는 배선 라인이 동시에 onelayer로 제작되었고, 다이의 경우는 범프와 RDL(redistribution layer)의 two-layers로 구성되었다. 입출력 범프를 나타내는 원형 범프는 지름 50 µm으로 제작되었고, 전력 범프를 나타내는 직사각형 ABL 범프는150 µm×50 µm으로 제작되었다.
플립 칩 본딩된 시편은 본딩 후 대류(convective) 열압착 (thermo-compression)방법으로 후속 열처리 공정을 진행 하였으며, 열처리 공정은 질소 분위기에서 90분간 진행 되었다. 온도 온도는 400℃였고, 압력은 0.39 MPa와 1.57 MPa 두 경우를 실험하였다. 본딩 공정을 마친 후 SAM(scanning electron microscope)으로 본딩 quality를 분석하였다.
입출력 범프를 나타내는 원형 범프는 지름 50 µm으로 제작되었고, 전력 범프를 나타내는 직사각형 ABL 범프는150 µm×50 µm으로 제작되었다.

성능/효과

일반적으로 전력밀도는 전력 범프의 면적이 작아질수록 급격히 증가하고, 전력이 증가할수록 또한 상승한다.¹⁾ ABL 범프 구조는 범프의 전류 밀도를 낮출 수 있고, 전류밀도 분포를 향상시키는 역할을 하여 다이와 패키지의 연결부분의 신뢰성도 향상시킬 수 있다. 그러나, ABL 전력 범프를 사용할 경우 전력 범프와 입출력 범프의 모양과 크기가 달라서 범프 높이를 동일하게 만드는 공정 개발과 신뢰성 등의 문제들이 반드시 해결되어야 한다.
보고에 의하면 Cu 범프 전기도금 공정 시 낮은 전류밀도와 낮은 음극(cathode)판회전이 범프 높이의 균일도를 향상시키는 반면 표면 거칠기(surface roughness)는 커진다고 한다.⁴⁾ Cu는 취성 (brittle)적인 재료 특성상 본딩의 종류나 방법에 상관없이 Cu 본딩 공정 시 본딩 층의 평탄화(planarization)가 매우 중요하며, 이를 위해선 최적화된 Cu 평탄화 공정 개발이 필수적이다. 이는 Cu 본딩 층의 평탄화 공정이 다이(또는 웨이퍼)간 alignment와 본딩 강도(strength) 및 본딩 quality 에 미치는 영향이 매우 크기 때문이다.
CMP 공정을 진행한 다이는 center-to-edge 범프 높이의 차이가 약 0.3~0.5 µm이었고, CMP 공정을 진행하지 않은 기판의 경우는 입출력 범프의 높이가 ABL 범프에 비해 매우 낮았으며 범프 높이 차이는 약1.1~1.4 µm으로 다이와 비교하여 두 배 이상 크게 나타났다.
본 연구에서는 직사각형 ABL 전력 범프를 이용한, Cu-to-Cu 플립 칩 본딩의 공정 문제에 대해 살펴보았다. 기존의 Cu-to-solder 플립 칩 본딩 공정과 달리 Cu-to-Cu 플립칩 공정은 다이 내 범프 높이의 균일도와 Cu 범프의 평탄도가 매우 중요함을 알 수 있었다. 전기도금 후 직사각형 ABL 전력 범프와 원형 입출력 범프의 높이 차이로 인해 Cu-to-Cu 플립 칩 본딩 공정 시 misalignment의 문제가 발생하였고, 이는 본딩 quality에도 영향을 미쳤다.
본 SAM image에서 보여지는 white나 grayish spot은 black spot과 비교하여 상대적으로 본딩이 되지 않았거나 약하게 본딩된 경우를 표현한다. 전력 범프와 입출력 범프의 모양이 모두 원형으로 동일한 다이와 비교하여 직사각형 ABL 전력 범프와 원형 입출력 범프로 구성된 다이의 경우는 범프 높이가 낮은 edge부분, 특히 원형 입출력 부분이 본딩 되지 않은 것을 확인할 수 있다. 플립 칩 공정 후 진행된 열처리 본딩 과정에서 압력을 높이더라도 높이가 낮은 원형 입출력 범프의 본딩 quality에는 영향을 미치지 못하였고, 이는 Cu-to-Cu 본딩에서 해결되어야 하는 문제라 하겠다.

후속연구

CMP 공정은 Cu 범프의 평탄도를 향상시켰으나 범프를 둘러싸고 있는 dielectric 층이 없기 때문에 Cu 범프의 edge 부분에서 erosion이 발생하였고, 이는 범프의 center를 다소 높게 만들었다. Dielectric 층이 없는 Cu 범프의 CMP 공정에서 Cu edge erosion을 최소화하려면 패드 및 연마재 (abrasive)에 대한 연구가 동반되어야 하겠다. Cu 범프의 평탄도는 Cu-to-Cu 본딩 공정 시에 가장 핵심이 되는 요소 중 하나로서, Cu-to-Cu 본딩 quality를 높이기 위해서는 Cu 범프의 dishing이 대략10 nm 정도가 되어야 Cu 확산 (diffusion) 본딩을 효과적으로 진행할 수 있는 평탄도라고 볼 수 있다.

질의응답

핵심어	질문	논문에서 추출한 답변
	ABL 범프 구조의 장점은 무엇인가?	일반적으로 전력밀도는 전력 범프의 면적이 작아질수록 급격히 증가하고, 전력이 증가할수록 또한 상승한다.1) ABL 범프 구조는 범프의 전류 밀도를 낮출 수 있고, 전류밀도 분포를 향상시키는 역할을 하여 다이와 패키지의 연결부분의 신뢰성도 향상시킬 수 있다. 그러나, ABL 전력 범프를 사용할 경우 전력 범프와 입출력 범프의 모양과 크기가 달라서 범프 높이를 동일하게 만드는 공정 개발과 신뢰성 등의 문제들이 반드시 해결되어야 한다.
	ABL 범프는 어떤 구조인가?	ABL 범프는 기존의 범프 디자인에서 전력 범프들을 연결하여 전력 범프의 사이즈를 크게 만들고, 소자의 배선 (interconnect)과 범프를 연결하는 패드(pad) 오프닝 (opening)의 사이즈도 크게 만들어 전력 전달을 더욱 용이 하게 할 수 있는 구조라 하겠다. 일반적으로 전력밀도는 전력 범프의 면적이 작아질수록 급격히 증가하고, 전력이 증가할수록 또한 상승한다.
	ABL 전력 범프에 Cu 범프를 사용할 경우 중요한 것은?	그러나, ABL 전력 범프를 사용할 경우 전력 범프와 입출력 범프의 모양과 크기가 달라서 범프 높이를 동일하게 만드는 공정 개발과 신뢰성 등의 문제들이 반드시 해결되어야 한다.1) 특히, Cu 범프의 경우 범프 높이가 플립 칩 공정에 큰 영향을 미치기 때문에, 도금공정 후 범프 높이의 WIW(within wafer)와 WID(within die) 균일도(uniformity)가 매우 중요하다. 보고에 의하면 Cu 범프 전기도금 공정 시 낮은 전류밀도와 낮은 음극(cathode)판회전이 범프 높이의 균일도를 향상시키는 반면 표면 거칠기(surface roughness)는 커진다고 한다.

참고문헌 (14)

K. Oh, J. Ma, S. Kim and S. E. Kim, "Interconnect Process Technology for High Power Delivery and Distribution", J. Microelectron. Packag. Soc., 19(3), 9 (2012).
N. H. Khan, S. M. Alam and S. Hassoun, "Power Delivery Design for 3-D ICs Using Different Through-Silicon Via (TSV) Technologies", IEEE Trans. VLSI systems, 19(4), 647 (2011).

상세보기
R. Plieninger, M. Dittes and K. Pressel, "Modern IC packaging trends and their reliability implications", Microelectron. Reliab., 46(9), 1868 (2006).

상세보기
K. Oh, J. S. Ma, S. Kim and S. E. Kim, "Fabrication of Advanced Bump Layer for IC Power Delivery", J. Nanosci. Nanotech., 13, 6447 (2013).

상세보기
M. Ketkar and E. Chiprout, "A microarchitecture based framework for pre- and post-silicon power delivery analysis", Microarchitecture, 42, 179 (2009).
N. H. Khan, S. M. Alam and S. Hassoun, "System level comparison of power delivery design for 2D and 3D ICs 3D System Integration", IEEE 3DIC, Osaka, Japan, Sep. 28, 1 (2009).
M. Budnik and K. Roy, "A Power Delivery and Decoupling Network Minimizing Ohmic Loss and Supply Voltage Variation in Silicon Nanoscale Technologies", IEEE Trans. VLSI Systems, 14(12), 1336 (2006).

상세보기
G. Schrom, P. Hazucha, J. Hahn, V. Kursun, D. Gardner, S. Narendra, T. Karnik and V. De, "Feasibility of Monolithic and 3D-Stacked DC-DC Converters for Microprocessors in 90 nm Technology Generation", ISLPED, Newport, US, Aug. 9, 263 (2004).
I. Song, M. Lee, S. Kim and S. E. Kim, "Development of Cu CMP Process for Cu-to-Cu Wafer Stacking", J. Microelectron. Packag. Soc., 20(4), 81 (2013).

원문보기 상세보기
E. Malysha, U. Landau and S. Chivilikhin, "Modeling the deposit thickness distribution in Cu electroplating of semiconductor wafer interconnects", Proc. of the AIChE, Nov. 16, San Francisco, US (2003).
S. Kang, J. Lee, E. Kim, N. Lim, S. Kim, S. Kim and S. E. Kim, "Fabrication and Challenges of Cu-to-Cu Wafer Bonding", J. Microelectron. & Packag. Soc., 19(2), 29 (2012).

원문보기 상세보기
R. Stengl, T. Tan and U. Gsele, "A model for the silicon wafer bonding process", Jpn. J. Appl. Phys., 28(1), 1735 (1989).

상세보기
P. Gueguen, L. Di Cioccio, P. Gergaud, M. Rivoire, D. Scevola, M. Zussy, A. Charvera, L. Ballya, D. Lafonda and L. Clavelier, "Copper direct bonding characterization and its interests for 3D integration", J. Electrochem. Soc., 156(10), H772 (2009).

상세보기
E. Kim, M. Lee, S. Kim and S. E. Kim, "Ti/Cu CMP Process for Wafer Level 3D Integration", J. Microelectron. Packag. Soc., 19(3), 37 (2012).

원문보기 상세보기

내보내기 구분	파일저장 인쇄 메일전송
구성항목	기본정보 상세정보 관리번호, 논문명, 저널/프로시딩명, 저자 , 발행년, 권, 호, 시작페이지, 끝페이지, 발행기관 관리번호, 논문명, 대등논문명, 저자 , 저널/프로시딩명, 발행기관, 발행년, 발행언어, 권, 호, 시작페이지, 끝페이지, ISBN, ISSN, 주제분야, 키워드, 초록(한글), 초록(영문), 저자(소속기관)
저장형식	Text(ASCII format) Excel format RefWorks Direct Export RIS format (for Reference Manager, ProCite, EndNote), Scholar's Aids, Mendeley
메일정보	받는사람 (필수) @ 보내는사람 (선택) @ 제목 내용 KISTI 검색결과 이메일 서비스
안내	총 건의 자료가 검색되었습니다. 다운받으실 자료의 인덱스를 입력하세요. (1-10,000) 검색결과의 순서대로 최대 10,000건 까지 다운로드가 가능합니다. 데이타가 많을 경우 속도가 느려질 수 있습니다.(최대 2~3분 소요) 다운로드 파일은 UTF-8 형태로 저장됩니다. 파일의 내용이 제대로 보이지 않을실 때는 웹브라우저 상단의 보기 -> 인코딩 -> 자동선택 여부를 확인하십시오. ~ Text(ASCII format) Excel format

연합인증

ABL 범프를 이용한 마이크로 플립 칩 공정 연구
Study of micro flip-chip process using ABL bumps 원문보기

초록
AI-Helper

Abstract ▼ AI-Helper

주제어

AI 본문요약
AI-Helper

문제 정의

제안 방법

대상 데이터

성능/효과

후속연구

질의응답

참고문헌 (14)

이 논문을 인용한 문헌

저자의 다른 논문 :

관련 콘텐츠

원문 보기

원문 URL 링크

오픈액세스(OA) 유형

이 논문과 함께 이용한 콘텐츠

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

선택된 텍스트

연합인증

ABL 범프를 이용한 마이크로 플립 칩 공정 연구 Study of micro flip-chip process using ABL bumps 원문보기

초록 용어보기논문에서 용어와 풀이말을 자동 추출한 결과로, 시범 서비스 중입니다. AI-Helper

Abstract ▼ AI-Helper

주제어

AI 본문요약 엑셀 다운로드 AI-Helper

문제 정의

제안 방법

대상 데이터

성능/효과

후속연구

질의응답

참고문헌 (14)

이 논문을 인용한 문헌

저자의 다른 논문 :

마준성 (2) 김성동 (33) 김사라은경 (33)

관련 콘텐츠

원문 보기

원문 URL 링크

오픈액세스(OA) 유형

이 논문과 함께 이용한 콘텐츠

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

선택된 텍스트

ABL 범프를 이용한 마이크로 플립 칩 공정 연구
Study of micro flip-chip process using ABL bumps 원문보기

초록
AI-Helper

AI 본문요약
AI-Helper