[논문]Backward Pegging을 이용한 반도체 후공정 스케줄링

안의국; 서정철; 박상철

doi:10.7315/cadcam.2014.402

Backward Pegging을 이용한 반도체 후공정 스케줄링
Semiconductor Backend Scheduling Using the Backward Pegging 원문보기

한국CAD/CAM학회논문집 = Transactions of the Society of CAD/CAM Engineers, v.19 no.4, 2014년, pp.402 - 409

안의국 (아주대학교 산업공학과) , 서정철 (삼성전자) , 박상철 (아주대학교 산업공학과)

Abstract ▼ AI-Helper

Presented in this paper is a scheduling method for semiconductor backend process considering the backward pegging. It is known that the pegging for frontend is a process of labeling WIP lots for target order which is specified by due date, quantity, and product specifications including customer information. As a result, it gives the release plan to meet the out target considering current WIP. However, the semiconductor backend process includes the multichip package and test operation for the product bin portion. Therefore, backward pegging method for frontend can't give the release plan for backend process in semiconductor. In this paper, we suggest backward pegging method considering the characteristics of multichip package and test operation in backend process. And we describe the backward pegging problem using the examples.

주제어

AI 본문요약
AI-Helper

* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.

문제 정의

본 연구는 반도체 후공정에 특성을 반영해 최종납기일까지 목표수량을 만족시키는 스케줄링 수립을 위한 방안을 제안했다. 이를 위해 반도체 후공정에 특징을 소개했고, 반도체 후공정 스케줄링을 위한 B/W Pegging 방안을 제안했다.
하지만 전공정 분야에 비해 후공정 부분에 대한 연구는 부족한 것이 현실이다. 본 연구는 반도체 후공정에서의 스케줄링 수립 방안을 제시한다. 이를 위해 반도체 후공정을 소개하고, 후공정의 특징을 고려한 B/W(Backward) Pegging 방안을 제시했다.
전공정은 여러 세부 공정으로 구성된 레이어 공정이 20~30개씩 반복되어 작업되기 때문에 여러 개의 칩이 적층되는 MCP(Multi Chip Package) 제품을 가지며 공정의 진행에 따라 제품의 종류가 변경 가능한 반도체 후공정의 생산 방식과 차이가 있기 때문에 기존의 Pegging 방식을 후공정에 적용하기는 어렵다. 본 연구는 후공정의 특성을 고려한 Pegging 방안을 제안한다. 제품 별로 목표 수량, 납기일을 고려해 B/W Pegging을 수행하는데 패키지 공정의 경우 MCP의 완성 칩의 수량을 고려한 Pegging을 하며, 테스트 공정의 경우 Binning 과정에서 제품의 종류가 결정되기 때문에 테스트 공정의 중간에 있는 재공에 대해 F/W(Forward) Pegging 전개를 수행한다.

제안 방법

또한 동일 Bin의 재공을 Pegging할 때는 M/S까지 잔여 작업시간이 적게 남은 로트를 우선 Pegging한다. 이 과정을 거치면서 Binning 분기 및 Binning 비율을 고려해 현재 재공으로 생산될 수 있는 최종 제품의 수량 결정하고, 목표 수량을 만족하기 위해 첫 스텝에서 투입이 필요한 제품 및 공정, 전개 프로세스 및 전체 작업 소요 시간을 고려한 투입 시점을 결정한다. Fig.
본 연구는 반도체 후공정에 특성을 반영해 최종납기일까지 목표수량을 만족시키는 스케줄링 수립을 위한 방안을 제안했다. 이를 위해 반도체 후공정에 특징을 소개했고, 반도체 후공정 스케줄링을 위한 B/W Pegging 방안을 제안했다. 제안한 방안은 패키지의 병목현상을 가져오는 MCP를 고려해 Pegging하는 방안과 테스트 공정의 Binning 과정을 F/W 전개를 통해 Pegging하는 방안을 수량결정 방안을 중심으로 기술하고, 제안한 방안을 예제로 설명했다.
본 연구는 반도체 후공정에서의 스케줄링 수립 방안을 제시한다. 이를 위해 반도체 후공정을 소개하고, 후공정의 특징을 고려한 B/W(Backward) Pegging 방안을 제시했다. 본 연구의 구성은 2장에서 반도체 후공정의 특징을 소개하고, 3장에서 후공정을 위한 B/W Pegging 방안을 제시한 이후 4장에서 결론 및 향후 연구를 제시한다.
이를 위해 반도체 후공정에 특징을 소개했고, 반도체 후공정 스케줄링을 위한 B/W Pegging 방안을 제안했다. 제안한 방안은 패키지의 병목현상을 가져오는 MCP를 고려해 Pegging하는 방안과 테스트 공정의 Binning 과정을 F/W 전개를 통해 Pegging하는 방안을 수량결정 방안을 중심으로 기술하고, 제안한 방안을 예제로 설명했다. 향후에는 반도체 후공정의 특성을 반영한 가상실험환경을 구축하여 제안한 BackwardPegging 방안으로 스케줄링의 수행 및 검증하는 연구를 수행할 예정이다.
Binning에 따라 분류된 제품은 Binning 별로 서로 다른 가격으로 고객에게 팔린다. 테스트공정 이후에는 제품의 종류 및 성능 특성, 로고, 코드 등을 한 눈에 알아 볼 수 있도록 정해진 틀에 맞춰 제품의 표면에 레이저 인쇄하는 공정인 마킹(Marking) 공정, 출하 전 최종 테스트를 실시해 불량을 최소화를 위한 테스트를 수행하는 테스트 공정, 출하 시 외부 충격 및 습기에 민감한 반도체를 안정적으로 이송하고 보관하기 위해 포장 공정을 거쳐 출하한다.

대상 데이터

6과 Table 1은 테스트 Pegging의 F/W 전개의 예이다. Fig. 6은 총 1부터 10까지 10개의 로트 총 8개의 공정, 최종 제품은 A, B, C, D네 가지 종류가 있으며, 각 공정에서 다음 공정으로 로트가 이동할 때의 Binning 비율을 보여 준다. 예를 들어 A 제품의 프로세스는 T11, T21, T31 공정의 순서로 작업될 때 밖에는 없지만 B 제품은T11, T21, T31 혹은 T12, T32 공정으로 작업될 때 생산될 수 있다.
5는 웨이퍼에서 절단되어 만들어진 칩이 D/A 이전에는 별도의 공정으로 작업되다가 인쇄회로기판에 적층되면서 MCP 제품을 만들어지는 과정을 보여준다. 따라서 최종 MCP 제품 1000개이면 실제로는 4000개의 칩이 필요한 것이다. 이때 MCP의 구조에 따라 동일한 종류의 칩이 조립되거나 다른 종류의 칩이 조립될 수도 있다.

후속연구

제안한 방안은 패키지의 병목현상을 가져오는 MCP를 고려해 Pegging하는 방안과 테스트 공정의 Binning 과정을 F/W 전개를 통해 Pegging하는 방안을 수량결정 방안을 중심으로 기술하고, 제안한 방안을 예제로 설명했다. 향후에는 반도체 후공정의 특성을 반영한 가상실험환경을 구축하여 제안한 BackwardPegging 방안으로 스케줄링의 수행 및 검증하는 연구를 수행할 예정이다.

질의응답

핵심어	질문	논문에서 추출한 답변
	라미네이션 공정은 무엇인가?	라미네이션(Lamination) 공정은 이물질로부터 웨이퍼를 보호하기 위해 보호 테이프를 웨이퍼에 붙이는 공정이고, 백그라인딩(Back Grinding) 공정은 웨이퍼 뒷면의 불필요한 막을 제거하는 공정으로, 두꺼운 뒷면을 깎아 저항을 줄이고 열전도율의 향상하는 공정으로 전자기기의 소형, 박형, 경량화를 위해 필요하다. 웨이퍼 절단(Sawing)은 반도체 전공정에서 만들어진 웨이퍼를 절단하여 개개의 칩으로분리하는 공정이다.
	반도체 제조는 어떤 공정으로 나뉘는가?	반도체 제조는 크게 전공정과 후공정으로 나뉘어 진다. 300개 이상의 단위 공정으로 구성된 전 공정은 절연체와 비 절연체의 패턴을 가공함으로써 웨이퍼 전자회로를 만들어간다[25].
	반도체 제조 과정 중 후공정은 어떻게 구분되는가?	300개 이상의 단위 공정으로 구성된 전 공정은 절연체와 비 절연체의 패턴을 가공함으로써 웨이퍼 전자회로를 만들어간다[25]. 후공정은 웨이퍼가 완성된 이후 반도체 칩을 탑재될 기기에 적합한 형태로 만드는 공정을 의미하며 웨이퍼를 자르고 조립한 이후 테스트하고 출하하는 방식으로 진행된다. 후공정은 다시 칩을 조립하는 패키지 공정과 조립된 칩을 테스트하는 패키지 테스트공정으로 구분된다. 후공정 중 패키지 공정의 세부작업은 Fig.

참고문헌 (28)

Lee, Y.H., Cho, H.M., Park, J.K. and Lee, B.K., 1999, Scheduling Simulator for Semiconductor Fabrication Line, IE Interface, 12(3), pp.437-447.
http://www.ksia.or.kr/renewal/bbs/bbsView.jsp
Kim, Y.-H., Lee, J.-H. and Sun, D.S., 2008, The Operational Optimization of Semiconductor Research and Development Fabs by FAB-wide Scheduling, KIEE International Transactions on Electrical Machinery and Energy Conversion Systems, 57(4), pp.692-699.
Park, D., Yang, J., You, K. and Park, B., Implementation of an E-BOM Copy Method for an Order-specific Semiconductor Equipment, Transactions of the Society of CAD/CAM Engineers, 13(4), pp.273-285.
Lim, S.K., Kim, J.G. and Kang, J.G., 2009, A Collaboration System for Two-stage Semiconductor Manufacturing Supply Chain, Journal of the Korea Management Engineers Society, 14(2), pp.11-29.
Uzsoy, R., Lee, C.Y. and Martin-vega, A.L., 1994, A Review of Production Planning and Scheduling Models in the Semiconductor Industry Part1: System Characteristics, Performance Evaluation and Production Planning, IIE Transactions, 24(4), pp.47-60.
Lee, Y.-H., Kim, S.-Y., Lee, G.-W. and Lee, S.-W., 1995, Production Planning and Control in Semiconductor Industry:Theory and Practice, IE Interfaces, 8(4), pp.73-87.
Lee, Y.-H. and Joung, H.-G., 1990, Development of Seimulator for Efficient Control of Semiconductor Manufacturing Process, International Journal of Production Research, 28(9), pp.1595-1609.

상세보기
Bang, J.-Y. and Kim, Y.-D., 2011, Scheduling Algorithms for a Semiconductor Probing Facility, Computers & Operations Research, 38(3), pp.666-673.

상세보기
Choi, S.-W., 2012, Scheduling Algorithms for Minimizing Total Weighted Flowtime in Photolithography Workstation of FAB, Journal of the Society of Korea Industrial and Systems Engineering, 35(1), pp.79-86.
Quek, P.T., Gan, B.P., Tan, S.L. and Peng, C.L. 2007, Analysis of the Frontend Wet Strip Efficiency Performance for Productivity. In Proceedings of International Symposium on Semiconductor Manufacturing, ISSM 2007, pp.1-4.
Park, Y.-J., 2008, Minimization of Total Weighted Earliness and Tardiness on a Single Burn-In Oven Using a Genetic Algorithm, Journal of the Society of Korea Industrial and System Engineering, 31(4), pp.21-28.
Park, S.C., Kim, B.H., Seo, J.C., Ahn, E., Chung, Y. and Yang, K.-R., 2013, Fab Simulation with Recipe Arrangement of Tools, Proceedings of the 2013 Winter Simulation Conference.
Rose, O., 2003, Comparison of Due-date Oriented Dispatch Rules in Semiconductor Manufacturing, In Proceeding of the 2003 Industrial Engineering Research Conference.
Zhou, Z. and Rose, O. 2011. A Composite Rule Combining Due Date Control and WIP Balance in a Wafer FAB. In Proceedings of the 2011 Winter Simulation Conference.
GiBrau Mike and Rose, O., 2012, Development and Introduction of a Combined Dispatching Policy at a High-mix Low-volume ASIC Facility, Proceedings of the 2012 Winter Simulation Conference.
Zhou, Z. and Rose, O. 2012. WIP Control and Calibration in a Wafer FAB. In Proceedings of the 2012 Winter Simulation Conference.
Sivakumar, A.I. and Chong, C.S., 2001, A Simulation Based Analysis of Cycle Time Distribution, and Throughput in Semiconductor Backend Manufacturing, Computers in Industry, 45, pp.59-78.

상세보기
Chai, J.I., 2008, A Case Study on the Throughput Improvement in the Semiconductor Package Process, Kyung Hee University, Master Degree Thesis.
Quadt, D., Simulation-based Scheduling of Parallel Wire-bonders with Limited Clamp&paddles, Proceedings of the 2006 Winter Simulation Conference.
Tovia, F., Mason, S.J. and Ramasami, B., 2004, A Scheduling Heuristic for Maximizing Wirebonder Thoughput, IEEE Transactions on Electronics Packaging Manufacturing, 27(2).
Jang, S.H., Whang, W.K., Park, S.K., Koh, R.B., Koo, Y.M. and Woo, K.B., 1999 Petri Nets Modeling and Dynamic Scheduling for the Backend Line in Semiconductor Manufacturing, International Journal of Control Robotics and Systems, 5(6), pp.724-733.
Hsu, H.P. and Su, C.T., 2005, The Implementation of an Activity-based Costing Collaborative Planning System for Semiconductor Backend Product, International Journal of Production Research, 43(12), pp.2473-2492.

상세보기
Weigert, G., Klemmt, A. and Horn, S., 2009, Design and Validation of Heuristic Algorithms for Simulation-based Scheduling of a Semiconductor Backend Facility, International Journal of Production Research, 47(8), pp.2165-2184.

상세보기
Lu, S.C.H., Ramaswamy, D. and Kumar, P.R., 1998, Efficient Scheduling Policies to Reduce Mean and Variance of Flow-Time in Semiconductor Manufacturing Plants, IEEE Transactions on Semiconductor Manufacturing, 7(3), pp.115-130.
Liu, C., 1992, A Modular Production Planning System for Semiconductor Manufacturing, Ph.D. Dissertation, University of California, Berkeley.
Ko, K., Park, B.C., Yoo, S.K., Park, E.S. and Kim, B.H., 2010, Simulation based FAB Scheduling: SEEPLAN(R). In Proceedings of the 2010 Winter Simulation Conference.
Do, Y.Y., 2013, An Experimental Research on Production rate Improvement of Die Attach Process in Semiconductor Package Manufacturing, Ph.D. Dissertation, Myongji University.

저자의 다른 논문 :

LOADING...

표제어: PCR

동의어: Packet Collision Rate

용어 설명 출처 목록 (6)

용어 설명: PCR은 세균 특이성이 있는 primer를 이용하여 적은 수의 세균이 있을지라도 쉽게 검출할 수 있는 유용한 방법이며, 이를 이용하여 구강 내 치면세균막이나 타액에서 직접 세균을 검출할 수 있게 되었다[8].

내보내기 구분	파일저장 인쇄 메일전송
구성항목	기본정보 상세정보 관리번호, 논문명, 저널/프로시딩명, 저자 , 발행년, 권, 호, 시작페이지, 끝페이지, 발행기관 관리번호, 논문명, 대등논문명, 저자 , 저널/프로시딩명, 발행기관, 발행년, 발행언어, 권, 호, 시작페이지, 끝페이지, ISBN, ISSN, 주제분야, 키워드, 초록(한글), 초록(영문), 저자(소속기관)
저장형식	Text(ASCII format) Excel format RefWorks Direct Export RIS format (for Reference Manager, ProCite, EndNote), Scholar's Aids, Mendeley
메일정보	받는사람 (필수) @ 보내는사람 (선택) @ 제목 내용 KISTI 검색결과 이메일 서비스
안내	총 건의 자료가 검색되었습니다. 다운받으실 자료의 인덱스를 입력하세요. (1-10,000) 검색결과의 순서대로 최대 10,000건 까지 다운로드가 가능합니다. 데이타가 많을 경우 속도가 느려질 수 있습니다.(최대 2~3분 소요) 다운로드 파일은 UTF-8 형태로 저장됩니다. 파일의 내용이 제대로 보이지 않을실 때는 웹브라우저 상단의 보기 -> 인코딩 -> 자동선택 여부를 확인하십시오. ~ Text(ASCII format) Excel format

연합인증