$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

[국내논문] 반도체 설비의 효율성 제고를 위한 설비 할당 스케줄링 규칙에 관한 연구
A Study on Deterministic Utilization of Facilities for Allocation in the Semiconductor Manufacturing 원문보기

Journal of Korean Society of Industrial and Systems Engineering = 한국산업경영시스템학회지, v.39 no.1, 2016년, pp.153 - 161  

김정우 (삼성전자 시스템기술팀)

Abstract AI-Helper 아이콘AI-Helper

Semiconductor manufacturing has suffered from the complex process behavior of the technology oriented control in the production line. While the technological processes are in charge of the quality and the yield of the product, the operational management is also critical for the productivity of the m...

주제어

AI 본문요약
AI-Helper 아이콘 AI-Helper

* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.

문제 정의

  • 논문에서는 설비의 가용량을 고려하여 수요량을 최대한 만족시키도록 역행전진을 통해 웨이퍼들의 투입량을 결정하고 각 레이어마다 셋업을 최소화함과 동시에 생산량을 최대화하기 위한 설비 할당 스케줄링 방법론을 제안하였다. 또한 각 레이어의 재공현황을 가장 적절하게 제어하는 밸런스 평가지수와 그 결과 값을 비교하여 실제 생산라인에 적용 가능성을 검증하였다.
  • 본 논문에서는 주문형 반도체 산업의 특성을 반영한 새로운 방법론을 제안하고자 한다. 제 2장에서는 기존 연구현황에 대해 정리하였다.
  • 설비현황을 고려하여 생산 목표량을 달성하기 위해서는 수요에 따른 투입량 결정이 매우 중요한데, 본 논문에서는 각 공정별 적정수준의 재공을 유지하고 이를 통해 재공의 효율적 설비 할당이 가능하도록 하는 기존에 연구되었던 밸런스 평가지수(Balance Index)와 비교하여 그 결과를 검증하였다. 라인 내 재공은 동적이기 때문에 움직임이 시시각각 변하지만 한 레이어 내에 있는 전체 재공이 기준값과 동일한 값을 가지고 있을 때 해당 레이어는 밸런스 상태에 있다고 말할 수 있다.
  • 레이어 30의 경우 적정수준의 재공량은 1,418개이지만 현재공은 498개로 920개의 재공이 부족함을 의미한다. 이와 같은 지수 산출을 통해 수요만족 측면에서 설비에 우선적으로 할당할 레이어의 재공을 판별하여 스케줄링 하고자 한다.
  • 반도체 생산라인 내 설비들은 생산량을 결정짓는 매우 중요한 관리요소 중 하나이다. 특히 생산계획에 있어 설비를 고려한 투입량 결정 및 스케줄링은 최적화 모델 접근 방법론에서 단점으로 도출되었던 현장 적용의 어려움에 대한 대안을 제시한다. 생산라인의 기준정보성 데이터들인 설비현황, 가용량 및 사이클 타임을 고려한 생산량 최대화 달성과 주문납기만족을 위한 투입량 결정문제는 효율적 생산계획을 위해 매우 중요하다.

가설 설정

  • 설비군에 따라 동종의 설비를 가정하였으나, 제품마다 설비에서 생산되어지는 사이클 타임과 설비 가용량은 서로 상이하다. 설비 가용량은 특정 설비에서 생산되어 레이어를 지나는 사이클 타임을 고려하여 시간(24시간 기준으로 사용 가능한 설비 가용량은 1,440분)으로 표현하였으며, 웨이퍼 장당 1분의 생산시간을 갖는다고 가정한다.
  • 논문에서 제안하고자 하는 설비 할당 스케줄링 룰을 평가하기 위하여 실제 반도체 생산 라인을 단순화하여 모델링 하였다. 실험 환경은 30개의 레이어에 60대의 설비가 있다고 가정하였으며, 20개의 제품이 흘러간다고정의하였다.
  • 특히나 여러 종류의 웨이퍼 제품들이 라인에서 복합적(Product-mix)으로 흘러가고 여러 설비를 공유하기 때문에 투입량 결정 및 웨이퍼의 설비 할당문제가 매우 복잡하고 어렵다. 하지만 본 논문에서는 설비군내에 있는 설비들은 모두 동종의 설비로 가정을 한다[8].
본문요약 정보가 도움이 되었나요?

질의응답

핵심어 질문 논문에서 추출한 답변
Chang et al이 휴리스틱 모델에서 고려한 것은 무엇인가? Chang et al.[2]은 양산형 반도체 산업과 주문형 반도체 산업의 환경을 모두 고려한 휴리스틱 모델을 제안하였으며, 이를 통해 주문자 납기만족과 제조 사이클 타임을 줄일 수 있음을 보여주었다. Choi[3]는 반도체 생산라인 내 fab 공정을 대상으로 웨이퍼 로트들의 다양한 도착시간을 고려하여 photo 공정의 총 가중작업흐름시간을 최소화하기 위한 스케줄링 알고리듬을 제안하고 그 우수성을 검증하였다.
웨이퍼 할당이란 무엇인가? Fab 공정을 복잡하게 만들고 또한 가장 중요하게 관리되어지는 요인으로는 웨이퍼 할당이 있다. 이는 photo 설비에 적정량의 웨이퍼들을 할당하는 작업인데, 적정량의 웨이퍼들을 할당함으로써 설비의 효율성을 높이고 대기시간을 감소시켜 웨이퍼의 불량률 감소와 재공재고의 관리가 가능해진다. 반도체 생산라인 내에서 가장 대표적 병목공정인 photo 공정은 웨이퍼의 흐름을 관리하는 것이 매우 어려운데, 특정 설비에만 작업 과부하가 걸리는 것을 방지하고 유휴상태에 있는 장비를 최소화할 수 있도록 해야 하기 때문이다.
반도체 산업에 관한 대부분의 연구가 fab 공정에 집중되어 온 이유는 무엇인가? 반도체 산업에 관한 대부분의 연구는 fab 공정에 집중되어왔다. 이는 반도체 산업이 매우 고부가가치 산업임과 동시에 자본 및 기술 집약형 산업이라는 특징에서 기인하며, 특히 fab 공정은 전체 생산라인 제조공기의 70~80를 차지한다. 반도체 fab 공정의 관리적 관점에 관한 연구는 Wein[17]과 Glassey and Resende[4, 5]에 의해 본격화 되었다.
질의응답 정보가 도움이 되었나요?

참고문헌 (17)

  1. Carrasco, J., Alptekin, S.E. and Krumme, L., Mixed Integer Programming Applied to Atepper Scheduling, Proceedings of the International Conference on Semiconductor Manufacturing Operational Modeling and Simulation, 1999, pp. 62-66. 

  2. Chang, S., Pai, P., Yuan, K., Wang, B., and Li, R., Heuristic PAC Model from Hybrid MTO and MTS Production Environment, International Journal of Production Economics, 2003, Vol. 85, pp. 347-358. 

  3. Choi, S.W., Scheduling Algorithms for Minimizing Total Weighted Flowtime in Photolithography Workstation of FAB, Journal of the Society of Korea Industrial and Systems Engineering, 2012, Vol. 35, No. 1, pp. 79-86. 

  4. Glassey, C.R. and Resende, M.G.C., A Scheduling Rule for Job Release in Demiconductor Fabrication, Operations Research Letters, 1998b, Vol. 7, pp. 213-217. 

  5. Glassey, C.R. and Resende, M.G.C., Closed-loop Job Release Control for VLSI Circuit Manufacturing, IEEE Transactions on Semiconductor Manufacturing, 1998a, Vol. 1, No. 1, pp. 36-46. 

  6. Kang, K.H. and Lee, Y.H., Make-to-order Scheduling in Foundry Semiconductor Fabrication, International Journal of Production Research, 2007, Vol. 45, No. 3, pp. 615-630. 

  7. Kim, C.H., Determination of optimal production lot size when a production system is under constant surveillance, Journal of the Korean Institute of Plant Engineering, 2013, Vol. 18, No. 1, pp. 19-26. 

  8. Kim, S., Yea, S.H., and Kim, B., Shift Scheduling for Stepper in the Semiconductor Wafer Fabrication Process, IIE Transactions, 2002, Vol. 34, pp. 167-177. 

  9. Kim, S.H., Kim, J.W., and Lee, Y.H., Simulation-Based Optimal Production Planning Model Using Dynamic Lead Time Estimation, International Journal of Advanced Manufacturing Technology, 2014, Vol. 75, pp. 1381-1391. 

  10. Leachman R.C., Kang, J.Y., and Lin, V., SLIM : Short Cycle Time and Low Inventory in Manufacturing at Samsung Electronics, Interfaces, 2002, Vol. 32, pp. 61-77. 

  11. Lee, Y.H. and Kim, J.W., Daily Stepper Scheduling Rule in the Semiconductor Manufacturing for MTO Products, International Journal of Advanced Manufacturing Technology, 2011, Vol. 54, No. 1-4, pp. 323-336. 

  12. Lee, Y.H. and Kim, T., Manufacturing Cycle Time Reduction Using Balance Control in the Semiconductor Fabrication Line, Production Planning and Control, 2001, Vol. 13, pp. 529-540. 

  13. Lee, Y.H., Cho, H.M., Park, J.K., and Lee, B.K., Scheduling Simulator for Semiconductor Fabrication Line, IE Interfaces, 1999, Vol. 12, No. 3, pp. 437-447. 

  14. Lee, Y.H., Park, J., and Kim, S., Experimental Study on Input and Bttleneck Scheduling for the Semicon ductor Fabrication line, IIE Transactions, 2001, Vol. 34, Issue. 2, pp. 179-190. 

  15. Sigrid L.N. and Kai, A.O., Optimal and Heuristic Solutions for a Scheduling Problem Arising in an Foundry, Computer and Operations Research, 2005, Vol. 32, pp. 2351-2382. 

  16. Spearman, M.L., Woodruff, D.L., and Hopp, W.J., CONWIP : A Pull Alternative to Kanban, International Journal of Prouction Research, 1990, Vol. 28, No. 5, pp. 879-894. 

  17. Wein, L.M., Shceduing Semiconductor Wafer Fabrication, IEEE Transactions on Semiconductor Manufacturing, 1998, Vol. 1, No. 3, pp. 115-129. 

저자의 다른 논문 :

관련 콘텐츠

오픈액세스(OA) 유형

BRONZE

출판사/학술단체 등이 한시적으로 특별한 프로모션 또는 일정기간 경과 후 접근을 허용하여, 출판사/학술단체 등의 사이트에서 이용 가능한 논문

이 논문과 함께 이용한 콘텐츠

저작권 관리 안내
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로