최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기Journal of the Institute of Electronics and Information Engineers = 전자공학회논문지, v.51 no.11, 2014년, pp.107 - 113
이종석 (숭실대학교 정보통신전자공학부) , 문용 (숭실대학교 정보통신전자공학부)
A VCO (Voltage Controlled Oscillator) and a divide-by-4 high speed frequency divider are implemented using 65nm CMOS technology for 60GHz wireless communication system. The mm-wave VCO was designed by NMOS cross-coupled LC type using current source. The architecture of the divide-by-4 high speed fre...
* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.
핵심어 | 질문 | 논문에서 추출한 답변 |
---|---|---|
60GHz 기반의 통신을 하려면 무엇이 필요한가? | 통신에 사용되는 무선 주파수 자원이 점점 고갈되는 전 세계적 상황에서, 60GHz 기반의 밀리미터파 대역이 우리나라를 비롯해 일본, 미국, 캐나다, 유럽에서 비허가 대역으로 할당되면서 그 활용에 대한 관심이 집중되고 있다.[1] 60GHz 기반의 통신을 하기 위해서는 기본적으로 60GHz의 클락 생성이 필요하고 PLL을 기반으로 하는 시스템이 주로 사용된다. 일반적인 주파수 생성 블록도와 본 논문에서 제안한 회로를 그림 1에 나타냈다. | |
PLL에서 높은 주파수를 만들기 위한 핵심 블록은? | 일반적인 주파수 생성 블록도와 본 논문에서 제안한 회로를 그림 1에 나타냈다. PLL에서 높은 주파수를 만들기 위한 핵심 블록은 전압 제어 발진기(Voltage Controlled Oscillator) 이고, 주파수 피드백 시스템에서 핵심 블록은 고속 분주기이다.[2] 60GHz의 주파수를 바로 10GHz 대역으로 낮추기는 어렵지만 10GHz 대역의 주파수를 수십MHz 대역의 주파수로 낮추기는 비교적 쉽기 때문에 고속의 분주기가 필요하다. | |
정적 분주기의 신호 출력은 어떻게 나타나는가? | 정적 분주기는 두 개의 래치에 CLK이 반대로 입력되어 교대로 동작하는 마스터-슬레이브 구조이다. 출력은 입력과 부귀환 연결되어 있으므로 CLK 주파수가 분주기의 동작 주파수 범위 안에 있다면 CLK의 2분주된 신호를 출력된다. 그러나 4분주된 신호를 위해서는 2개의 분주기를 사용해야하며 CMOS 공정의 한계 때문에 60GHz 이상의 주파수에서는 동작에 제한이 있다. |
M.-W. Li, H.-C. Kuo, T.-H. Huang, and H.-R. Chuang, "60 GHz CMOS divide-by-5 injectionlocked frequency divider with an open-stubloaded floating-source injector," IEEE RFIC Symp., pp. 1-4, Jun. 2011.
I.-Ting Lee, Chiao-Hsing Wang, Chun-Lin Ko, Ying-Zong Juang and Shen-Iuan Liu, "A 3.6 mW 125.7-131.9 GHz Divide-by-4 Injection-Locked Frequency Divider in 90 nm CMOS," IEEE, LMWC, vol. 22, no. 3, pp.132-134, Feb. 2012.
Yanping Ding and Kenneth K. 0, "A Low-Power 17-GHz 256/257 Dual-Modulus Prescaler Fabricated in a 130-nm CMOS Process," IEEE, RFIC Symp., pp. 456-468, Jun. 2005.
H.-D. Wohlmuth and D. Kehrer, "A 15 GHz 256/257 Dual-Modulus Prescaler in 120 nm CMOS," IEEE, ESSCIRC, pp.77-80, Sept. 2003.
Lianming Li, Patrick Reynaert and Michiel Steyaert, "A 60GHz 15.7mW static frequency divider in 90nm CMOS," IEEE, ESSCIRC, pp.246- 249, Sep. 2010.
Hsieh-Hung Hsieh, Huan-Sheng Chen and Liang- Hung LuA, "V -Band Divide-by-4 Direct Injection- Locked Frequency Divider in 0.18- ${\mu}m$ CMOS," IEEE, E Trans. Microw. Theory Tech., vol. 59, no. 2, pp.393-405, Feb. 2010.
Chang-Ryong Heo and Chong-Suck Rim, "Decoupling Capacitance Allocation at the Floorplan Level for Power Supply Noise Reduction," Journal of The Institute of Electronics Engineers of Korea, Vol.42, No.9, pp.270-276, Sep. 2005.
*원문 PDF 파일 및 링크정보가 존재하지 않을 경우 KISTI DDS 시스템에서 제공하는 원문복사서비스를 사용할 수 있습니다.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.