선택한 단어 수는 입니다.
최소 단어 이상 선택하여야 합니다.
최소 단어 이상 선택하여야 합니다.
선택한 단어 수는 30입니다.
최대 10 단어까지만 선택 가능합니다.
최대 10 단어까지만 선택 가능합니다.
제안 방법
- 60GHz 무선 통신 시스템용 PLL의 핵심 블록인 전압 제어 발진기와 고속 4분주기를 65nm CMOS 공정을 사용하여 설계하고 제작 및 측정을 통하여 검증하였다. 전원전압 변동에 따른 출력변화를 줄이기 위해 전류소스를 사용하였으며 높은 Q값과 낮은 인덕턴스 값을 얻기 위해 두께가 두껍고 크기가 작은 구조의 센터 탭 구조의 인덕터에 대한 연구를 진행했다.
- [2] 60GHz의 주파수를 바로 10GHz 대역으로 낮추기는 어렵지만 10GHz 대역의 주파수를 수십MHz 대역의 주파수로 낮추기는 비교적 쉽기 때문에 고속의 분주기가 필요하다.[3～4] 본 연구에서는 60GHz PLL의 핵심블록인 전압 제어 발진기와 고속 4분주기를 65nm CMOS 공정을 사용하여 설계하고 검증하였다.
- [6] 반면 인젝션 록킹 분주기는 60GHz 이상의 주파수 동작에 유리하지만 동작범위에 제한이 있다는 단점이 있다.[7] 제안한 고속 4분주기는 60GHz에 사용하기 위해서 인젝션 록킹 구조를 사용했으며 기존의 구조보다 동작범위를 증가시키기 위해 베렉터와 PMOS 전류소스를 추가하였다. 시뮬레이션 결과 제안하는 고속 4분주기는 전압 제어 발진기의 출력주파수 대역을 충분히 수용할 수 있고 제안한 전류소스의 또다른 역할은 실제 측정에서 발생하는 전원전압 변동에 대한 출력변화를 최소화 해준다.
- )는 수십MHz 대역의 주파수를 사용하므로 전압 제어 발진기의 60GHz 대역의 출력 주파수를 분주하기란 실질적으로 어렵다. 그러나 10GHz 대역의 출력을 분주하는 분주기는 상대적으로 연구가 많이 되었으므로 이를 사용하기 위해서는 4분주기를 설계했다.[3～4] 고속 분주기의 종류로는 정적분주기(Static Frequency Divider)와 인젝션 록킹 분주기(Injection Locked Frequency Divider)가 많이 쓰이며 일반적인 정적 분주기 구조를 그림 4에 나타냈다.
- 최대한 Q-팩터를 높이기 위해 인덕터의 모양을 발진주파수에 맞춰 변형하였다. 그리고 베렉터는 공정에서 제공하는 소자를 변형하지 않고 그대로 사용하였으며 원하는 캐패시터 값을 맞추기 위해 넓이보다는 길이를 키워서 Q-팩터를 최대화하였다.
- 그래서 MN7은 하모닉 믹서 역할을 하며 VCO의 발진주파수와 믹서의 전류를 조절하여 MN7의 입력에 4분주되는 출력 주파수를 얻을 수 있다. 마지막으로 출력단에 버퍼를 추가하여 DIVP(또는 DIVM)와 OUTP(또는 OUTM)를 분리하였고 60GHz의 동작 주파수를 유지하면서 MN9과 MN10의 W/L 값을 최적화하여 높은 출력전력을 만족시켰다.
- 제안한 60GHz 전압 제어 발진기 회로도는 그림 2와 같다. 전압 제어 발진기는 기존의 NMOS 차동쌍 LC구조를 사용하였으며 기존 회로와의 차이점은 전원전압 변동에 대한 출력변화의 민감성을 줄이기 위해 전류소스를 추가했다. 또한 VCM(VCO)는 외부에서 입력되는 전압으로 MN3의 드레인 전류를 조절할 수 있기 때문에 전압 제어 발진기 동작 전류 IS를 조절할 수 있다.
- 60GHz 무선 통신 시스템용 PLL의 핵심 블록인 전압 제어 발진기와 고속 4분주기를 65nm CMOS 공정을 사용하여 설계하고 제작 및 측정을 통하여 검증하였다. 전원전압 변동에 따른 출력변화를 줄이기 위해 전류소스를 사용하였으며 높은 Q값과 낮은 인덕턴스 값을 얻기 위해 두께가 두껍고 크기가 작은 구조의 센터 탭 구조의 인덕터에 대한 연구를 진행했다.
- 하지마 실제 사용하는 RF 주파수대역에서는 RF-인덕터를 사용한 결과가 더 정확하기 때문에 Q-팩터의 시뮬레이션 값이 낮더라도 RF-인덕터를 사용하였다. 최대한 Q-팩터를 높이기 위해 인덕터의 모양을 발진주파수에 맞춰 변형하였다. 그리고 베렉터는 공정에서 제공하는 소자를 변형하지 않고 그대로 사용하였으며 원하는 캐패시터 값을 맞추기 위해 넓이보다는 길이를 키워서 Q-팩터를 최대화하였다.
- 칩 제작을 위한 공정과 전원전압 변화에 따른 출력변화를 확인하기 위해 코너 시뮬레이션과 위상잡음 시뮬레이션을 진행하였고 그림 8과 그림 9에 결과를 나타냈다. 그림 8은 편차가 가장 큰 SS코너와 FF코너 2개의 결과를 나타냈으며 모든 경우에도 60GHz 이상의 출력을 만족시키는 소자의 설계 파라미터 값을 사용하였다.
- 칩 측정은 프로브스테이션을 사용하여 웨이퍼 상에서 진행하였으며 Agilent 8565EC 스펙트럼 분석기와 전원공급기, Infinity GSSG 듀얼 프로브를 사용하여 전압 제어 발진기와 고속 4분주기가 합쳐진 블록의 동작을 확인했다. 설계한 회로의 전체 면적은 0.
- 5배 크다는 것을 확인했다. 하지마 실제 사용하는 RF 주파수대역에서는 RF-인덕터를 사용한 결과가 더 정확하기 때문에 Q-팩터의 시뮬레이션 값이 낮더라도 RF-인덕터를 사용하였다. 최대한 Q-팩터를 높이기 위해 인덕터의 모양을 발진주파수에 맞춰 변형하였다.
대상 데이터
- 제안한 전압 제어 발진기와 고속 4분주기는 CADENCE Spectre RF 시뮬레이터를 이용하여 포스트 시뮬레이션 검증 후 65nm CMOS 공정을 이용하여 제작하였다. 그림 6은 VCO에 사용된 인덕터와 베렉터의 Q-팩터 시뮬레이션 결과이다.
이론/모형
- 그림 8은 편차가 가장 큰 SS코너와 FF코너 2개의 결과를 나타냈으며 모든 경우에도 60GHz 이상의 출력을 만족시키는 소자의 설계 파라미터 값을 사용하였다. 그림 9는 전원소스 유무에 따른 위상잡음 결과를 나타냈는데 실제 전원 공급 장비에서 발생하는 잡음을 예상하기 위해 그림 10과 같이 PSN(Power Supply Network) 모델을 이용하여 시뮬레이션 하였다.[9] 시뮬레이션 결과 전원잡음이 없는 경우에는 전류소스가 있는 회로가 없는 회로보다 약 20dB 더 안좋다.
- 또한 동일한 구조와 분주비를 갖는 기존 연구와 비교하여 비교적 넓은 락킹 범위를 가지는 우수한 특성을 보였다. 성능 비교를 위해서는 여러 가지 파라미터가 있으므로 이를 종합적으로 판단하기 위해서 아래와 같은 FOM(Figure of Merit) 식을 사용하였다.[2]
※ AI-Helper는 부적절한 답변을 할 수 있습니다.