[논문]비휘발성 메모리 기반 캐시의 쓰기 작업 최적화를 위한 캐시 시뮬레이터 설계

주용수; 김명회; 한인규; 임성수

doi:10.14372/iemek.2016.11.2.87

Abstract ▼ AI-Helper

Nonvolatile memory (NVM) is being considered as an alternative of traditional memory devices such as SRAM and DRAM, which suffer from various limitations due to the technology scaling of modern integrated circuits. Although NVMs have advantages including nonvolatility, low leakage current, and high ...

Nonvolatile memory (NVM) is being considered as an alternative of traditional memory devices such as SRAM and DRAM, which suffer from various limitations due to the technology scaling of modern integrated circuits. Although NVMs have advantages including nonvolatility, low leakage current, and high density, their inferior write performance in terms of energy and endurance becomes a major challenge to the successful design of NVM-based memory systems. In order to overcome the aforementioned drawback of the NVM, extensive research is required to develop energy- and endurance-aware optimization techniques for NVM-based memory systems. However, researchers have experienced difficulty in finding a suitable simulation tool to prototype and evaluate new NVM optimization schemes because existing simulation tools do not consider the feature of NVM devices. In this article, we introduce a NVM-based cache simulator to support rapid prototyping and evaluation of NVM-based caches, as well as energy- and endurance-aware NVM cache optimization schemes. We demonstrate that the proposed NVM cache simulator can easily prototype PRAM cache and PRAM+STT-RAM hybrid cache as well as evaluate various write traffic reduction schemes and wear leveling schemes.

Keyword

AI 본문요약
AI-Helper

* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.

문제 정의

본 논문에서는 전체 메모리 시스템 중 캐시에 초점을 맞추어 비휘발성 캐시를 위한 최적화 기법의 성능 평가를 지원하는 캐시 시뮬레이터의 설계를 제안하고, 제안한 시뮬레이터를 사용하여 PRAM 캐시 및 STT-RAM+PRAM 하이브리드 캐시를 구현한 사례를 소개한다.
본 논문에서는 NVM 기반 캐시의 쓰기 성능, 전력 및 내구성 향상을 위한 다양한 최적화 기법을 구현하고 평가하기 위해 메모리 셀 단위로 정확한 쓰기 회수를 측정 가능한 NVM 기반 캐시 시뮬레이터의 설계를 제시하였다. 또한 기존의 캐시 시뮬레이터와 비교하여 NVM 기반 캐시 시뮬레이터에서 제공되어야 하는 주요 기능을 논의하였다.

제안 방법

NVM 캐시는 쓰기 회수 절감을 위해 원래 데이터를 invert시켜 저장시키는 data inverting 기법 [18, 19]을 사용하는데, 해당 기능이 활성화되어 있는지의 여부를 나타내기 위해 상태 변수를 포함한다(unsigned int invert_coding_unit). NVM 캐시의 전력 소모 또는 수명을 평가하지 않아도 되는 경우는 셀별 쓰기 횟수 추적 기능을 비활성화하여 시뮬레이션 속도를 높이도록 설계하였다.
NVM 캐시의 성능을 다각도에서 평가하기 위해 성능, 에너지, 면적, 내구성 모델을 시뮬레이터에 통합 구현하였고 파라미터 값을 조정하여 시뮬레이터 상에서 다양한 종류의 NVM을 손쉽게 구현할 수 있도록 하였다. 표 1은 PRAM을 사용하여 구현한 NVM 캐시에서 세부 구성요소별로(표 2 참조) 동작에 필요한 지연시간, 동적 에너지 (dynamic energy) 소모치, 정적 전력 (static power) 소모치, 면적 값에 대한 파라미터의 종류와 예시값을 보여주고 있다.
본 연구에서 개발한 NVM 캐시 시뮬레이터는 최근의 NVM 기반 메모리 시스템 연구 [18-20]에서 제안된 RBW (read-before-write) 기법, DI (data inverting) 기법, 블록 시프팅 (periodic block shifting) 기법 등을 기본적으로 제공한다. 아래에 소개되는 각 기법의 동작원리에 따르면 이들 기법의 성능평가를 위해 본 시뮬레이터의 메모리셀 단위 쓰기 회수 추적 기능이 필요함을 확인할 수 있다.
본 연구팀은 NVM 캐시 시뮬레이터를 사용하여 그림 5와 같은 구조의 PRAM 캐시[18]를 구현하고 3장에서 소개된 바와 같이 PRAM의 쓰기 트래픽 양을 절감할 수 있는 최적화 기법인 RBW 기법 및 DI 기법의 성능을 평가하였다. 또한 쓰기 트래픽 양을 줄인 이후에도 각 셀별로 쓰기 횟수가 불균등하게 분포하는 문제를 완화하기 위하여 비트라인 시프팅 기법 및 워드라인 리매핑 기법을 적용하고 그 효과를 검증하였다.
본 연구팀은 NVM 캐시 시뮬레이터를 사용하여 그림 5와 같은 구조의 PRAM 캐시[18]를 구현하고 3장에서 소개된 바와 같이 PRAM의 쓰기 트래픽 양을 절감할 수 있는 최적화 기법인 RBW 기법 및 DI 기법의 성능을 평가하였다. 또한 쓰기 트래픽 양을 줄인 이후에도 각 셀별로 쓰기 횟수가 불균등하게 분포하는 문제를 완화하기 위하여 비트라인 시프팅 기법 및 워드라인 리매핑 기법을 적용하고 그 효과를 검증하였다. 또한 그림 6과 같이 NVM 캐시 시뮬레이터의 heat-map 기능을 통해 실제로 웨어레벨링 기법이 어떻게 동작하는지를 시각적으로 확인할 수 있었다.
본 연구에서 구현한 NVM 캐시 시뮬레이터의 확장성 및 프로토타이핑의 용이성을 평가하기 위해 그림 7과 같이 PRAM과 STT-RAM을 결합한 하이브리드 캐시[20]를 구현하였다. STT-RAM은 PRAM과 비교하여 최대 쓰기 횟수가 1000배 이상 큰 장점을 가지고 있지만 셀 크기가 PRAM의 4배 정도로 크다.
● PRAM과 STT-RAM 파티션 각각에 대해 성능, 에너지, 면적, 내구성 모델 파라미터를 수정.
본 논문에서는 NVM 기반 캐시의 쓰기 성능, 전력 및 내구성 향상을 위한 다양한 최적화 기법을 구현하고 평가하기 위해 메모리 셀 단위로 정확한 쓰기 회수를 측정 가능한 NVM 기반 캐시 시뮬레이터의 설계를 제시하였다. 또한 기존의 캐시 시뮬레이터와 비교하여 NVM 기반 캐시 시뮬레이터에서 제공되어야 하는 주요 기능을 논의하였다. PRAM 캐시 및 PRAM+STT-RAM 하이브리드 캐시 프로토타입 구현 사례를 통해 제안된 캐시 시뮬레이터가 NVM 기반 캐시의 쓰기 최적화 기법을 평가하는데 적합함을 보였다.

이론/모형

데이터는 CPU 또는 메모리 등 다른 구성요소와의 통신에 적합하도록 바이트 단위로 저장되어 있으며(unsigend char* _data), 각각의 NVM 셀마다 쓰기 회수를 기록하기 위해 비트 단위로도 풀어서 저장된다(unsigend char* _data). NVM 캐시는 쓰기 회수 절감을 위해 원래 데이터를 invert시켜 저장시키는 data inverting 기법 [18, 19]을 사용하는데, 해당 기능이 활성화되어 있는지의 여부를 나타내기 위해 상태 변수를 포함한다(unsigned int invert_coding_unit). NVM 캐시의 전력 소모 또는 수명을 평가하지 않아도 되는 경우는 셀별 쓰기 횟수 추적 기능을 비활성화하여 시뮬레이션 속도를 높이도록 설계하였다.

성능/효과

NVM 캐시 시뮬레이터의 객체지향 기반 설계로 인해 위의 일련의 작업을 빠르게 수행할 수 있었고 NVM 캐시 시뮬레이터가 신속한 프로토타이핑을 지원함을 확인할 수 있었다.
또한 기존의 캐시 시뮬레이터와 비교하여 NVM 기반 캐시 시뮬레이터에서 제공되어야 하는 주요 기능을 논의하였다. PRAM 캐시 및 PRAM+STT-RAM 하이브리드 캐시 프로토타입 구현 사례를 통해 제안된 캐시 시뮬레이터가 NVM 기반 캐시의 쓰기 최적화 기법을 평가하는데 적합함을 보였다.

후속연구

본 논문에서 제안한 캐시 시뮬레이터는 메모리셀 단위의 쓰기 회수 추적 기능이 필수적인 NVM 기반 캐시 최적화 기법에 대한 신속한 프로토타이핑과 성능평가를 지원함으로써 관련 연구자들이 이를 사용하여 NVM 기반 캐시의 성능, 에너지뿐만 아니라 수명 향상 연구를 활성화하는 데 기여할 수 있을 것으로 예상된다.
제안한 캐시 시뮬레이터는 메모리 셀 단위의 쓰기 회수 측정을 위해 필연적으로 시뮬레이션 속도를 희생하는 한계를 가지고 있다. 이를 보완하기 위해 메모리 셀 단위의 쓰기 회수 측정 기능을 선택적으로 활성화하는 기능이 구현되어 있으나, NVM 기반 캐시의 쓰기 최적화 기법을 평가하기 위해서는 해당 기능의 사용이 필수적이다.
이를 보완하기 위해 메모리 셀 단위의 쓰기 회수 측정 기능을 선택적으로 활성화하는 기능이 구현되어 있으나, NVM 기반 캐시의 쓰기 최적화 기법을 평가하기 위해서는 해당 기능의 사용이 필수적이다. 따라서 해당 기능이 활성화된 상태에서의 시뮬레이션 성능을 개선하는 연구를 계속 수행할 예정이다.

질의응답

핵심어	질문	논문에서 추출한 답변
	대표적인 비휘발성 메모리는 무엇이 있는가?	대표적인 비휘발성 메모리로는 PRAM (상변화 메모리) [2], STT-RAM (스핀토크 자기메모리) [3], ReRAM (저항변화 메모리) [4] 등이 있다. 이들 메모리는 기존의 SRAM이나 DRAM과 비교하여 비휘발성, 고밀도, 낮은 누설 전류량 등의 특징을 지니고 있으며, NAND 플래시 메모리와 달리 쓰기 전 삭제 (erase-before-write) 작업이 필요치 않아 이로 인한 메모리 시스템 관리 비용 증가 및 성능 저하를 겪지 않는다.
	비휘발성 메모리의 단점은?	이러한 장점에도 불구하고 비휘발성 메모리는 기존 메모리 기술과 비교하여 쓰기 작업(write operation)에서의 낮은 성능, 높은 전력소모, 최대 쓰기 횟수 제약이 심각한 단점으로 알려져 있으며, 비휘발성 메모리 시스템의 성공적인 구현을 위해서는 비휘발성 메모리의 쓰기 성능, 전력 및 내구성을 향상시킬 수 있는 다양한 최적화 기법 [5-8]의 연구가 필수적이다.
	FlashSim [9], SSD extension for Disksim [10]의 한계점은?	현재 가장 널리 사용되고 있는 비휘발성 메모리인 플래시 메모리를 위한 대표적인 시뮬레이터로는 FlashSim [9], SSD extension for Disksim [10] 등이 있는데, 이들 시뮬레이터는 NAND 플래시 메모리 기반 솔리드 스테이트 드라이브(SSD)의 성능 평가를 위해 SSD 제어기의 정책에 따른 성능, 에너지 및 수명 예측 기능을 지원한다. 하지만 쓰기 회수 추적은 NAND 플래시의 페이지 및 블록 단위로만 이루어지며, 비휘발성 메모리 기반 캐시의 쓰기 작업 최적화를 위해 필요한 메모리 셀 단위의 쓰기 회수 추적 기능은 구현되어 있지 않다.

참고문헌 (20)

M.H. Kim, I.K. Han, Y. Joo, S.S. Lim, "Design and Implementation of Nonvolatile Memory-Based Cache Simulators," Proceedings of Korea Computer Congress, Vol. 42, No. 1, pp. 1498-1500, 2015 (in Korean).
Y. Zhang, S.B. Kim, J.P. McVittie, H. Jagannathan, J.B. Ratchford, C.E.D. Chidsey, Y. Nishi, H.S.P. Wong, "An integrated phase change memory cell with Ge nanowire diode for cross-point memory," Proceedings of IEEE Symposium on VLSI Technology, pp. 98-99, 2007.
S. Chung, K.M. Rho, H.J. Suh, D.J. Kim, H.J. Kim, S.H. Lee, J.H. Park, H.M. Hwang, S.M. Hwang, J.Y. Lee, Y.B. An, J.U. Yi, Y.H. Seo, D.H. Jung, M.S. Lee, S.H. Cho, J.N. Kim, G.J. Park, G. Jin, A.D. Smith, V. Nikitin, A. Ong, X. Tang, Y. Kim, J.S. Rho, S.K. Park, S.W. Chung, J.G. Jeong, S.J. Hong, "Fully Intergrated 54nm STT-RAM with the smallest bit cell dimension for high density memory application," Proceedings of IEEE International Electron Devices Meeting, pp. 12.7.1-12.7.4, 2010.
A. Kawahara, R. Azuma, Y. Ikeda, K. Kawai, Y. Katoh, Y. Hayakawa, K. Tsuji, S. Yoneda, A. Himeno, K. Shimakawa, T. Takagi, T. Mikawa, K. Aono, "An 8 Mb Multi-Layered Cross-Point ReRAM Macro With 443 MB/s Write Throughput," IEEE Journal of Solid-State Circuits, Vol. 48, No. 1, pp. 178-185, 2013.

상세보기
J. Yue, Y. Zhu, "Accelerating write by exploiting PCM asymmetries," Proceedings of IEEE 19th International Symposium on High Performance Computer Architecture, pp. 282-293, 2013.
Y. Wang, Y. Han, L. Zhang, H. Li, X. Li, "ProPRAM: exploiting the transparent logic resources in non-volatile memory for near data computing," Proceedings of the 52nd Annual Design Automation Conference, No. 47 pp. 1-6, 2015.
R. Maddah, S. Mohammad, Seyedzadeh, R. Melhem, "CAFO: Cost aware flip optimization for asymmetric memories," Proceedings of IEEE 21st International Symposium on High Performance Computer Architecture, pp. 320-330, 2015.
J. H. Lee, "PCM Main Memory for Low Power Embedded System," IEMEK J. Embed. Sys. Appl., Vol. 10, No. 6, pp. 391-397, 2015 (in Korean).

원문보기 상세보기
Y. Kim, B. Tauras, A. Gupta, B. Urgaonkar, "FlashSim: A Simulator for NAND Flash-Based Solid-State Drives," Proceedings of IEEE 1st International Conference on Advances in System Simulation, pp. 125-131, 2009.
V. Prabhakaran, T. Wobber, "SSD Extension for DiskSim Simulation Environment," Microsoft Resarch, Available: http://research.microsoft.com/en-us/downloads/b41019e2-1d2b-44d8-b512-ba35ab814cd4
J. Gibson, R Kunz, D. Ofelt, M. Horowitz, J. Hennessy, M. Heinrich, "FLASH vs. (simulated) FLASH: closing the simulation loop," Proceedings of the 9th international conference on Architectural support for programming languages and operating systems, pp. 49-58, 2000.
S.A. Herrod, "Using Complete Machine Simulation to Understand Computer System Behavior," Ph.D. thesis, 1998.
P.S. Magnusson, B. Werner, "Efficient Memory Simulation in SimICS," Proceedings of the 28th Annual Simulation Symposium, pp. 62-73, 1995.
T. Austin, E. Larson, D. Ernst, "SimpleScalar: an infrastructure for computer system modeling," Proceedings of IEEE Computer, Vol. 35, No. 2, pp. 59-67, 2002.

상세보기
J. Edler, M.D. Hill, Dinero IV Trace-Driven Uniprocessor Cache Simulator. Available: http://pages.cs.wisc.edu/-markhill/DineroIV
Cachegrind: a cache and branch-prediction profiler Available: http://valgrind.org/docs/ manual/cg-manual.html
M. Martonosi, A. Gupta, T. Anderson, "Tuning memory performance of sequential and parallel programs," Proceedings of IEEE Computer, Vol. 28, No. 4, pp. 32-40, 1995.

상세보기
Y. Joo, D. Jiu, X. Dong, G. Sun, N. Chang, Y. Xie, "Energy- and endurance-aware design of phase change memory caches," Proceedings of the Conference on Degign, Automation and Test in Europe, pp. 136-141, 2010.
S. Cho, H. Lee, "Flip-N-Write: A Simple Deterministic Technique to Improve PRAM Write Performance, Energy and Endurance," Proceedings of IEEE 42nd Annual IEEE/ACM International Symposium on Microarchitecture, pp. 347-357, 2009.
Y. Joo, S. Park, "A Hybrid PRAM and STT-RAM Cache Architecture for Extending the Lifetime of PRAM Caches," IEEE Computer Architecture Letters, Vol. 12 No. 2, pp. 55-58, 2013.

상세보기

이 논문을 인용한 문헌

저자의 다른 논문 :

LOADING...

활용도 분석정보

상세보기

다운로드

내보내기

활용도 Top5 논문

해당 논문의 주제분야에서 활용도가 높은 상위 5개 콘텐츠를 보여줍니다.
더보기 버튼을 클릭하시면 더 많은 관련자료를 살펴볼 수 있습니다.

내보내기 구분	파일저장 인쇄 메일전송
구성항목	기본정보 상세정보 관리번호, 논문명, 저널/프로시딩명, 저자 , 발행년, 권, 호, 시작페이지, 끝페이지, 발행기관 관리번호, 논문명, 대등논문명, 저자 , 저널/프로시딩명, 발행기관, 발행년, 발행언어, 권, 호, 시작페이지, 끝페이지, ISBN, ISSN, 주제분야, 키워드, 초록(한글), 초록(영문), 저자(소속기관)
저장형식	Text(ASCII format) Excel format RefWorks Direct Export RIS format (for Reference Manager, ProCite, EndNote), Scholar's Aids, Mendeley
메일정보	받는사람 (필수) @ 보내는사람 (선택) @ 제목 내용 KISTI 검색결과 이메일 서비스
안내	총 건의 자료가 검색되었습니다. 다운받으실 자료의 인덱스를 입력하세요. (1-10,000) 검색결과의 순서대로 최대 10,000건 까지 다운로드가 가능합니다. 데이타가 많을 경우 속도가 느려질 수 있습니다.(최대 2~3분 소요) 다운로드 파일은 UTF-8 형태로 저장됩니다. 파일의 내용이 제대로 보이지 않을실 때는 웹브라우저 상단의 보기 -> 인코딩 -> 자동선택 여부를 확인하십시오. ~ Text(ASCII format) Excel format

연합인증

[국내논문] 비휘발성 메모리 기반 캐시의 쓰기 작업 최적화를 위한 캐시 시뮬레이터 설계
Cache Simulator Design for Optimizing Write Operations of Nonvolatile Memory Based Caches 원문보기

Abstract ▼ AI-Helper

Keyword

AI 본문요약
AI-Helper

문제 정의

제안 방법

이론/모형

성능/효과

후속연구

질의응답

참고문헌 (20)

이 논문을 인용한 문헌

저자의 다른 논문 :

연구과제 타임라인

활용도 분석정보

활용도 Top5 논문

관련 콘텐츠

원문 보기

원문 URL 링크

오픈액세스(OA) 유형

연관된 기능

이 논문과 함께 이용한 콘텐츠

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

선택된 텍스트

연합인증

[국내논문] 비휘발성 메모리 기반 캐시의 쓰기 작업 최적화를 위한 캐시 시뮬레이터 설계 Cache Simulator Design for Optimizing Write Operations of Nonvolatile Memory Based Caches 원문보기

Abstract ▼ AI-Helper

Keyword

AI 본문요약 엑셀 다운로드 AI-Helper

문제 정의

제안 방법

이론/모형

성능/효과

후속연구

질의응답

참고문헌 (20)

이 논문을 인용한 문헌

저자의 다른 논문 :

주용수 (1) 한인규 (1) 임성수 (19)

연구과제 타임라인

전체(0) 논문(0) 특허(0) 보고서(0)

전체(0) 논문(0) 특허(0) 보고서(0)

활용도 분석정보

활용도 Top5 논문 더보기

관련 콘텐츠

원문 보기

원문 URL 링크

오픈액세스(OA) 유형

연관된 기능

이 논문과 함께 이용한 콘텐츠

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

선택된 텍스트

[국내논문] 비휘발성 메모리 기반 캐시의 쓰기 작업 최적화를 위한 캐시 시뮬레이터 설계
Cache Simulator Design for Optimizing Write Operations of Nonvolatile Memory Based Caches 원문보기

AI 본문요약
AI-Helper

활용도 Top5 논문