최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기대한임베디드공학회논문지 = IEMEK Journal of embedded systems and applications, v.11 no.2, 2016년, pp.107 - 116
Density of Phase-Change Memory (PCM) devices has been doubled through the employment of multi-level cell (MLC) technology. However, this doubled-capacity comes in the expense of severe performance degradation, as compared to the conventional single-level cell (SLC) PCM. This negative effect on the p...
* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.
핵심어 | 질문 | 논문에서 추출한 답변 |
---|---|---|
상변화 메모리에 MLC기술을 적용하여 무엇이 가능한가? | 최근 많은 연구들에서 Multi-Level Cell (MLC) 상변화 메모리도 가능함을 보였다 [3, 5]. 상변화 메모리에 MLC기술을 적용함으로서 상변화 메모리의 용량을 2배 또는 4배까지 증가시키는 것이 가능해졌다. 하지만, MLC 상변화 메모리는 기존의 Single-Level Cell (SLC) 상변화 메모리에 비해 응답시간(Latency)이 느리고 에너지 소모량이 많은 단점을 가지고 있다. | |
MLC 상변화 메모리의 단점은 무엇인가? | 상변화 메모리에 MLC기술을 적용함으로서 상변화 메모리의 용량을 2배 또는 4배까지 증가시키는 것이 가능해졌다. 하지만, MLC 상변화 메모리는 기존의 Single-Level Cell (SLC) 상변화 메모리에 비해 응답시간(Latency)이 느리고 에너지 소모량이 많은 단점을 가지고 있다. 따라서 MLC 상변화 메모리의 장점인 큰 용량을 살리면서 성능을 보완할 방법이 필요하다. | |
SLC모드를 사용하면 MLC 형태로 읽고 쓰는 방식에 비해 데이터를 수행시간과 에너지 소모량이 모두 감소하는 이유는 무엇인가? | MLC기반의 상변화 메모리라 할지라도 저장 공간이 충분할 경우 2비트를 저장할 수 있는 MLC의 공간에 SLC 모드처럼 1비트만 데이터만을 저장할 경우 일반적인 SLC 상변화 메모리와 같은 속도로 데이터를 읽고 쓸 수 있다 [6]. 이 경우 MLC 형태로 데이터를 읽고 쓰는 방식에 비해 수행시간과 에너지 소모량이 모두 감소한다. |
H.G. Lee, C. Lee, "Enhancing Flash Memory-based Storage Using Next Generation Non-Volatile Memory Devices," Communications of the Korea Information Science Society, Vol. 27, No. 5, pp. 47-57, 2009 (in Korean).
R.F. Freitas, W.W. Wilcke, "Storage-class memory: The next storage system technology." IBM Journal of Research and Development, Vol. 52, No. 4/5, pp. 439-447, 2008.
T. Nirschl, J.B. Phipp, T.D. Happ, G.W. Burr, B. Rajendran, M.H. Lee, A. Schrott, M. Yang, M. Breitwisch, C.F. Chen, E. Joseph, M. Lamorey, R. Cheek, S.H. Chen, S. Zaidi, S. Raoux, Y.C. Chen, Y. Zhu, R. Bergmann, H.L. Lung, C. Lam, "Write strategies for 2 and 4-bit multi-level phase-change memory," Proceedings of the IEEE International Electron Device Meeting, pp. 461-464, 2007.
Y. Choi, I. Song, M.H. Park, H. Chung, S. Chang, B. Cho, J. Kim, Y. Oh, D. Kwon, S. Jung, J. Shin, Y. Rho, C. Lee, M.G. Kang, J. Lee, Y. Kwon, S. Kim, J. Kim, Y.J. Lee, Q. Wang, S. Cha, S. Ahn, H. Horii, J. Lee, K. Kim, H. Joo, K. Lee, Y.T. Lee, J. Yoo, G. Jeong "A 20nm 1.8V 8Gb PRAM with 40MB/s program bandwidth," Proceedings of IEEE International Solid-State Circuits Conference, pp. 46-48, 2012.
D.H. Kang, J.H. Lee, J.H. Kong, D. Ha, J. Yu, C.Y. Um, J.H. Park, F. Yeung, J.H. Kim, W.I. Park, Y.J. Jeon, M.K. Lee, J.H. Park, Y.J. Song, J.H. Oh, G.T. Jeong, H.S. Jeong, "Two-bit cell operation in diode-switch phase change memory cells with 90nm technology," Proceedings of the Symposium on VLSI Technology, pp. 10-12, 2008.
X. Dong, Y. Xie, "Adams: adaptive MLC/SLC phase-change memory design for file storage," Proceedings of Asia and South Pacific Design Automation Conference, pp. 31-36, 2011.
M.K. Qureshi, M.M. Franceschini, L.A. Lastras-Montano, "Morphable memory system: a roust architecture for exploiting multi-level phase change memories," Proceedings of the 37th annual international Symposium on Computer Architecture, pp. 154-162, 2010.
H.G. Lee, S. Baek, J. Kim, "A compression-based hybrid MLC/SLC management technique for phase-change memory systems," Proceedings of IEEE Computer Society Annual Symposium on VLSI, pp. 386-391, 2012.
S. Raoux, G.W. Burr, M.J. Breitwisch, C.T. Rettner, Y.C. Chen, R.M. Shelby, M. Salinga, D. Krebs, S.H. Chen, H.L. Lung, C.H. Lam, "Phase-change random access memory: a scalable technology," IBM Journal of Research and Development, Vol. 52, No. 4/5, pp. 465-479, 2008.
A.R. Alameldeen, D.A. Wood, "Frequent pattern compression: a significant-based compression scheme for L2 caches," Technical Report 1500, Computer Sciences Department, 2004.
P.S. Magnsusson, M. Christensson, J. Eskilson, D. Forsgren, G. Hallberg, J. Hogberg, F. Larsson, A. Moestedt, B. Werner, "Simics: a full system simulation platform," Computer, Vol. 35, No. 2, pp. 50-58, 2002.
C. Bienia, S. Kumar, J. P. Singh, K. Li, "The PARSEC benchmark suite: characterization and architecture implications," Proceedings of the 17th International Conference on Parallel Architectures and Compilation Technique, pp. 50-58, 2002.
*원문 PDF 파일 및 링크정보가 존재하지 않을 경우 KISTI DDS 시스템에서 제공하는 원문복사서비스를 사용할 수 있습니다.
출판사/학술단체 등이 한시적으로 특별한 프로모션 또는 일정기간 경과 후 접근을 허용하여, 출판사/학술단체 등의 사이트에서 이용 가능한 논문
※ AI-Helper는 부적절한 답변을 할 수 있습니다.