[논문]시정수 비교기를 이용한 작은 크기의 위상고정루프

고기영; 최영식

doi:10.6109/jkiice.2017.21.11.2009

시정수 비교기를 이용한 작은 크기의 위상고정루프
Small-size PLL with time constant comparator 원문보기

한국정보통신학회논문지 = Journal of the Korea Institute of Information and Communication Engineering, v.21 no.11, 2017년, pp.2009 - 2014

고기영 (Department of Electronic Engineering, Pukyong National University) , 최영식 (Department of Electronic Engineering, Pukyong National University)

초록
AI-Helper

본 논문에서는 변화하는 루프필터 전압을 시정수 비교기를 사용하여 감지하고, 이의 출력에 따라 루프필터 전압변화를 보상하여 단일 칩으로 구현이 가능한 작은 크기의 위상고정루프를 제안하였다. 제안된 위상고정루프는 기존 구조에서는 안전한 동작이 불가능한 크기인 작은 용량을 가지는 커패시터를 사용하여 칩의 크기를 최소화 하였다. 시정수 비교기는 작은 시정수 값을 가지는 저항, 커패시터와 높은 시정수 값을 가지는 저항, 커패시터를 통과한 신호들을 입력으로 받아 루프필터 출력 전압의 변화를 감지한다. 시정수가 큰 노드의 출력은 루프필터 출력전압의 평균 값을 가지고, 시정수가 작은 노드의 출력은 루프필터 출력전압과 거의 같은 값을 가진다. 각 노드의 차이를 비교하여 나온 출력은 전류 보상기를 제어하여 작은 크기의 루프필터 커패시터를 충 방전 시킨다. 이는 제안된 위상고정루프를 안정하게 동작하도록 한다. 제안된 위상고정루프는 1.8V $0.18{\mu}m$ CMOS 공정을 사용하여 설계하였고, Hspice 시뮬레이션을 통해 회로의 동작을 검증하였다.

Abstract ▼ AI-Helper

A novel structure of phase locked loop (PLL) with a time constant comparator and a current compensator has been proposed. The proposed PLL uses small capacitors which are impossible for stable operation in a conventional PLL. It is small enough to be integrated into a single chip. The time constant comparator detects the loop filter output voltage variations using signals which are passed through small and large RC time constants. The signal from the large RC time constant node is the average of the loop filter output voltage. The output voltage of another node is approximately equal to the present loop filter voltage. The output of the time constant comparator controls a current compensator and charge/discharge small size loop filter capacitors. It makes the proposed PLL operate stably. It has been simulated and proved by HSPICE in a CMOS $0.18{\mu}m$ 1.8V process.

주제어

AI 본문요약
AI-Helper

* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.

문제 정의

본 논문에서는 변화하는 루프필터 전압을 시정수 비교기를 사용하여 감지하고 이를 전류 보상기를 사용하여 다시 루프필터로 직접 보상해주는 회로를 제안하였다. 이를 통해 한 주기 동안 발생하는 초과 위상 변위의 크기를 줄일 수 있다.
본 논문에서는 위상고정루프를 하나의 칩으로 구현하기 위해 작은 크기의 루프필터 커패시턴스를 사용함에 따라 불안정하게 동작하는 기존 구조의 위상고정루프에 시정수 비교기와 전류 보상기를 사용하여 안정하게 동작하여 위상을 고정시키는 위상고정루프를 제안하였다. 제안된 위상고정루프는 Cz와 Cp의 크기가 비슷하더라도 시정수 비교기를 사용해 루프필터 전압을 비교하고 이를 전류 보상기를 사용하여 보상해주어 한주기 동안 발생하는 초과 위상 변위를 감소시켜 안정성을 확보하였다.

제안 방법

두 개의 루프와 능동 루프필터를 사용하기 때문에 구조가 복잡하고 추가적인 잡음 특성에 영향을 미친다. Sampled-feedforward 루프필터를 추가여 작은 크기의 커패시터로 루프필터를 구현하였다[5]. 이 구조에서는 기준 신호 한주기마다 MOSFET으로 만들어진 스위치를 통해 전하를 전달해야 하므로 커패시터를 줄이면 기준 신호 스퍼가 커지게 된다.
그림 2의 위상고정루프는 작은 값의 C_z를 사용하여 하나의 칩으로 구현이 가능하고, 빠른 위상고정시간을 가지는 회로를 제안하였다. 제안된 위상고정루프는 논문 [8]의 시정수 비교회로를 병렬 구조로 바꾸어 커패시터 크기를 줄여 사용하였다.
이는 기준 신호 한 주기 당 발생하는 위상 변위가 C_z와 C_p의 크기가 같을 때는 과도하다는 것을 나타낸다. 기준신호 한 주기 당 발생하는 위상 변위의 크기를 결정하는 루프필터 출력 전압 파형에 가장 큰 영향을 미치는 C_z의 전압을 제어하는 시정수 비교 회로와 전류 보상기를 도입하였다. 추가된 회로들은 C_z와 C_p의 크기가 같을 때도 기준 신호 한 주기 당 발생하는 위상 변위가 크지 않도록 하여 제안된 구조의 위상고정루프가 안정하게 동작하도록 해준다.
제안된 위상고정루프는 논문 [8]의 시정수 비교회로를 병렬 구조로 바꾸어 커패시터 크기를 줄여 사용하였다. 루프필터 출력 전압이 시시정수 비교기를 이용한 작은 크기의 위상고정루프2011정수 비교기로 들어가서 전류 보상기를 제어하여 C_z의 전압을 제어하도록 하였다.
이 구조에서는 기준 신호 한주기마다 MOSFET으로 만들어진 스위치를 통해 전하를 전달해야 하므로 커패시터를 줄이면 기준 신호 스퍼가 커지게 된다. 빠른 위상 고정시간과 낮은 위상 잡음 특성을 얻기 위해 단계적 대역폭 변화 방식을 이용한 디지털 위상고정루프[6]를 구현하였다. [6]에서의 단계적 루프 대역폭 조절기는 복잡한 구조의 디지털 블록으로 만들어지기 때문에 칩의 전체적인 크기가 커지고, 동작 속도가 느리며 소비전력이 증가하는 문제를 가지고 있다.
[6]에서의 단계적 루프 대역폭 조절기는 복잡한 구조의 디지털 블록으로 만들어지기 때문에 칩의 전체적인 크기가 커지고, 동작 속도가 느리며 소비전력이 증가하는 문제를 가지고 있다. 빠른 위상고정 시간과 넓은 대역폭, 좋은 지터 특성을 얻기 위해 새로운 적응적 위상고정루프 구조를 구현하였다[7]. [7]에서의 제안된 위상고정루프 구조는 새로운 전하펌프 구조와 루프필터의 저항변화로 빠른 위상고정 시간과 낮은 위상잡음 특성 및 좋은 지터특성을 얻을 수 있지만 2차 루프필터의 사용으로 인해 칩의 전체적인 크기가 커지게 된다.
시정수가 큰 노드의 출력인 V_A는 루프 필터 출력 전압 평균값을 가지고, 시정수가 작은 노드의 출력인 V_B는 루프 필터 출력 전압 값과 거의 같은 값을 가진다. 시정수 비교기 회로는 루프필터 전압을 입력으로 받아서 시정수가 큰 R_A와 C_A부분을 거친 V_A와 시정수가 낮은 R_B와 C_B부분을 거친 V_B의 차이를 비교한다. 비교한 결과는 그림 6의 전류 보상기의 입력으로 들어가게 된다.
[7]에서의 제안된 위상고정루프 구조는 새로운 전하펌프 구조와 루프필터의 저항변화로 빠른 위상고정 시간과 낮은 위상잡음 특성 및 좋은 지터특성을 얻을 수 있지만 2차 루프필터의 사용으로 인해 칩의 전체적인 크기가 커지게 된다. 시정수 비교기와 추가적인 보조 전하펌프를 사용하여 루프필터 전압 변동 폭을 억제하는 위상고정루프를 구현하였다[8]. [8]에서의 추가적인 보조 펌프는 위상고정루프의 주 전하펌프로 들어가서 전류를 보상시켜 준다.
그러므로 위상여유 문제로 인해 루프 필터의 커패시턴스와 저항의 크기를 줄일 수 없는 기존 구조와 달리 작은 크기의 커패시터를 사용하여 위상고정루프를 구현하고, 지터 특성도 개선할 수 있었다. 제안된 구조를 통해서 루프필터 커패시터의 크기가 작더라도 안정하게 동작하도록 하여 단일 칩으로 집적화가 가능하도록 하였다.
를 사용하여 하나의 칩으로 구현이 가능하고, 빠른 위상고정시간을 가지는 회로를 제안하였다. 제안된 위상고정루프는 논문 [8]의 시정수 비교회로를 병렬 구조로 바꾸어 커패시터 크기를 줄여 사용하였다. 루프필터 출력 전압이 시시정수 비교기를 이용한 작은 크기의 위상고정루프2011정수 비교기로 들어가서 전류 보상기를 제어하여 C_z의 전압을 제어하도록 하였다.
제안한 구조의 위상고정루프는 0.18μm CMOS 공정 파라미터를 사용하여 Hspice로 시뮬레이션을 수행하였고, 동작을 검증하였다.
그림 9는 제안된 구조에서 C_z와 C_p를 같은 크기의 100pF로 하였을 때 루프 필터 출력 전압이 수렴하는 것을 보여주고 있다. 추가된 시정수 비교 회로와 보조 전하펌프는 2장에 설명한 것과 동작하여 제안된 위상고정루프를 안정하게 동작하도록 하였다. 그림 10은 제안된 위상고정루프의 지터를 측정하기 위해 시뮬레이션 한 결과이다.

대상 데이터

사용된 루프필터 파라미터 값은 Rz=100Ω, Cz=100pF, Cp=100pF이고, 전하펌프의 전류량은 Ip=100μA, 전압제어 발진기이득 Kvco=330MHz/V, 전류 보상기의 전류량은 1μA이다.

성능/효과

이를 통해 한 주기 동안 발생하는 초과 위상 변위의 크기를 줄일 수 있다. 그러므로 위상여유 문제로 인해 루프 필터의 커패시턴스와 저항의 크기를 줄일 수 없는 기존 구조와 달리 작은 크기의 커패시터를 사용하여 위상고정루프를 구현하고, 지터 특성도 개선할 수 있었다. 제안된 구조를 통해서 루프필터 커패시터의 크기가 작더라도 안정하게 동작하도록 하여 단일 칩으로 집적화가 가능하도록 하였다.
그림 10 (b)의 경우 루프필터와 시정수비교기의 사용된 커패시터와 저항의 면적은 총 153,437 이다. 그러므로 제안된 시정수 비교기를 사용함으로써 칩 전체 크기를 좌우하는 커패시터와 저항의 면적을 약 1/3.6로 줄일 수 있고, 지터특성 또한 135ps에서 105ps로 개선시킬 수 있다. [8]과 달리 이 구조에서는 루프필터의 커패시턴스 크기를 줄임에도 불구하고 기준 신호한 주기 동안 발생하는 초과 위상변위 크기를 줄일 수 있어 지터 특성을 개선할 수 있었다.
이를 통해 C_p와 거의 같은 작은 크기의 C_z로 인하여 C_p의 전하가 C_z로 충·방전이 제대로 일어나지 못하여, 그림 4 (d)와 같은 루프필터 출력 전압파형을 그림 4 (c)와 같은 루프필터 출력 전압파형으로 만들어 준다. 시정수 비교 회로와 전류 보상기는 하나의 칩으로 구현할 수 있도록 크기를 줄인 커패시터를 사용하여도 한 주기 당 발생하는 초과 위상 변위를 감소시켜 제안된 위상고정루프가 안정하게 동작하도록 하여 지터 크기를 줄여준다.
본 논문에서는 위상고정루프를 하나의 칩으로 구현하기 위해 작은 크기의 루프필터 커패시턴스를 사용함에 따라 불안정하게 동작하는 기존 구조의 위상고정루프에 시정수 비교기와 전류 보상기를 사용하여 안정하게 동작하여 위상을 고정시키는 위상고정루프를 제안하였다. 제안된 위상고정루프는 Cz와 Cp의 크기가 비슷하더라도 시정수 비교기를 사용해 루프필터 전압을 비교하고 이를 전류 보상기를 사용하여 보상해주어 한주기 동안 발생하는 초과 위상 변위를 감소시켜 안정성을 확보하였다. 또한 기존 구조 위상고정루프의 지터 특성보다 개선된 지터 특성을 가질 수 있도록 해준다.
제안된 위상고정루프에서 시정수 비교기(TCC : Time Constant Comparator)와 전류 보상기는 위상고정루프를 하나의 칩으로 구현하기 위해 C_z를 C_p와 거의 같은, 작은 크기로 사용한 2차 루프필터에서도 위상고정루프가 안정하게 동작하여 위상이 고정될 수 있도록 도와주는 역할을 한다. 그림 5는 제안된 위상고정루프에 사용된 시정수 비교기 회로이다.
1pF이다. 칩의 크기를 결정하는 사용된 커패시터 용량은 모두 301.1pF이며, 이는 제안된 위상고정루프를 단일칩으로 구현을 가능하게 해준다.

질의응답

핵심어	질문	논문에서 추출한 답변
	능동 루프필터와(ALF)[3] 두 개의 링 구조 전압제어발진기 기술의 문제점은 무엇인가?	지터의 크기를 줄이기 위해서 능동 루프필터와(ALF)[3] 두 개의 링 구조 전압제어발진기 기술이[4] 제안되었다. 이와 같은 방법은 LDO-regulator를 사용하므로 직류 공급 전압을 높은 것과 출력 리플 전압이 잡음을 증가시키는 문제점을 가지고 있다. 두 개의 루프와 능동 루프필터를 사용하기 때문에 구조가 복잡하고 추가적인 잡음 특성에 영향을 미친다. Sampled-feedforward 루프필터를 추가여 작은 크기의 커패시터로 루프필터를 구현하였다[5].
	위상고정루프의 활용도는 무엇인가?	위상고정루프는 각종 무선 통신 시스템과 고속의 시스템이 필요로 하는 다양한 주파수를 가진 신호와 고속 클록 신호를 만드는 것 등에 널리 사용되고 있다. 최근 통신 장비의 고속화 및 고주파수화 추세를 만족시키기 위해 빠른 위상고정시간과 낮은 위상잡음, 좋은 지터 특성을 실현하기 위한 연구들이 활발하게 진행되고 있다.
	위상고정루프(PLL)구조는 무엇인가?	기존의 위상고정루프(PLL)구조는 그림 1과 같이 위상 주파수 검출기(PFD), 전하펌프(CP), 루프 필터(LF), 전압제어발진기(VCO), 분주기(Divider)로 구성된다. 위상고정루프가 안정된 동작을 위해서는 충분한 위상 여유를 가져야 한다.

참고문헌 (8)

H. Y. Chang, Y. L. Yeh, Y. C. Liu, M. H. Li, and K. Chen, "A low-jitter low-phase-noise 10-GHz sub-harmonically injection-locked PLL with self-aligned DLL in 65-nm CMOS technology," IEEE Transactions on Microwave Theory and Techniques, vol. 62, no. 3, pp. 543-555, Mar. 2014.

상세보기
B. Catli, A. Nazemi, T. Ali, S. Fallahi, Y. Liu, J. Kim, M. Abdul-Latif, M. R. Ahmadi, H. Maarefi, A. Momtaz, and N. Kocaman, "A sub-200fs RMS jitter capacitor multiplier loop filter-based PLL in 28 nm CMOS for high-speed serial communication applications," IEEE Custom Integrated Circuits Conference, pp. 1-4, Nov. 2013.
G. Jeon, K. K. Kim and Y. B. Kim, "A low jitter PLL design using active loop fiter and low-dropout regulator for supply regulation," International SoC Design Conference (ISOCC), pp. 223-224, Nov. 2015.
G. Blasco, E. Isern, E. Martin, "Design of a stable pulse generator system based on a Ring-VCO Phase-Locked Loop using 180nm CMOS technology," IEEE Design of Circuits and Integrated Systems (DCIS), pp. 25-27, Nov. 2015.
J. Kim, J. Kim, B. Lee, N. Kim, D. Jeong, and W. Kim, "A 20-GHz phase-locked loop for 40-Gb/s serializing transmitter in 0.13- ${\mu}m$ CMOS," IEEE J. Solid-State Circuits, vol. 41, no. 4, pp. 899-908, Apr. 2006.

상세보기
D. W. Jee, J. Y. Sim and D. Blaauw, "Digitally Controlled Leakage-Based Oscillator and Fast Relocking MDLL for Ultra Low Power Sensor Platform," IEEE Journal of Solid-State Circuits, vol. 50, no. 5, pp. 1263-1274, May 2015.

상세보기
M. Ghasemzadeh, S. Mahdavi, A. Zokaei, K. Hadidi, "A New Adaptive PLL to Reduce the Lock Time in $0.18{\mu}m$ technology," MIXDES-23rd International Conference Mixed Design of Integrated Circuits and Systems, pp. 140-142, June 2016.
S. J. An and Y. S. Choi, "Loop filter voltage variation compensated PLL with charge pump," Journal of Korea Institute of Information and Communication Engineering, vol. 20, no. 10, pp. 1935-1940, Oct. 2016.

원문보기 상세보기

저자의 다른 논문 :

표제어: PCR

동의어: Packet Collision Rate

용어 설명 출처 목록 (6)

용어 설명: PCR은 세균 특이성이 있는 primer를 이용하여 적은 수의 세균이 있을지라도 쉽게 검출할 수 있는 유용한 방법이며, 이를 이용하여 구강 내 치면세균막이나 타액에서 직접 세균을 검출할 수 있게 되었다[8].

내보내기 구분	파일저장 인쇄 메일전송
구성항목	기본정보 상세정보 관리번호, 논문명, 저널/프로시딩명, 저자 , 발행년, 권, 호, 시작페이지, 끝페이지, 발행기관 관리번호, 논문명, 대등논문명, 저자 , 저널/프로시딩명, 발행기관, 발행년, 발행언어, 권, 호, 시작페이지, 끝페이지, ISBN, ISSN, 주제분야, 키워드, 초록(한글), 초록(영문), 저자(소속기관)
저장형식	Text(ASCII format) Excel format RefWorks Direct Export RIS format (for Reference Manager, ProCite, EndNote), Scholar's Aids, Mendeley
메일정보	받는사람 (필수) @ 보내는사람 (선택) @ 제목 내용 KISTI 검색결과 이메일 서비스
안내	총 건의 자료가 검색되었습니다. 다운받으실 자료의 인덱스를 입력하세요. (1-10,000) 검색결과의 순서대로 최대 10,000건 까지 다운로드가 가능합니다. 데이타가 많을 경우 속도가 느려질 수 있습니다.(최대 2~3분 소요) 다운로드 파일은 UTF-8 형태로 저장됩니다. 파일의 내용이 제대로 보이지 않을실 때는 웹브라우저 상단의 보기 -> 인코딩 -> 자동선택 여부를 확인하십시오. ~ Text(ASCII format) Excel format

연합인증