최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기The journal of the institute of internet, broadcasting and communication : JIIBC, v.17 no.2, 2017년, pp.251 - 256
Recently, multicore processor system is widely adopted not only in general purpose computers but also in embedded systems and mobile devices in order to improve performance. Since the power dissipation issue of multicore processor system is very significant, it must be estimated accurately in the ea...
* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.
핵심어 | 질문 | 논문에서 추출한 답변 |
---|---|---|
SimpleScalar와 같은 실행 위주 방식의 단점은 무엇인가? | 멀티코어 프로세서의 성능과 전력을 측정하기 위한 모의실험에는 실행 위주(execution-driven) 방식과 명령어 자취(tracedriven)방식이 널리 쓰이고 있다. SimpleScalar와 같실행 위주 방식은 정확하지만 시간이 많이 걸린다는 단점이 있다[1]. | |
CAM 구조가 배열구조랑 다른 점은 무엇인가? | CAM 구조는 배열구조와 유사하지만, 내용으로 메모리를 어드레싱할 수 있다는 점이 다르다. 이 구조에서는 배열구조의 비트라인과 워드라인이 각각 태그라인과 매치라인에 대응된다는 점만 제외하고 배열구조와 같다. CAM 구조에 속하는 하드웨어 장치는 명령어 기동 논리장치가 대표적이다. | |
정전용량의 구성 요소는 무엇인가? | 워드라인과 비트라인의 전력 소비량 측정은 각 라인의 총 정전용량을 계산하여 얻을 수 있다. 워드라인과 관련된 정전용량은 워드라인 구동기의 확산 정전용량 (diffusion capacitance), 셀 접근 트랜지스터의 게이트 정전용량 (gate capacitance), 워드라인 금속선의 정전용량 (metal wire capacitance)의 세 가지로 구성된다. 한편, 비트라인의 정전용량은 선충전 트랜지스터의 확산 정전용량, 셀 접근 트랜지스터의 확산 정전용량, 비트라인 금속선의 정전용량으로부터 계산에 의하여 구할 수 있다. |
T. Austin, E. Larson, and D. Ernest, "SimpleScalar : An Infrastructure for Computer System Modeling," Computer, Vol. 35, No. 2, pp. 59-67, Feb. 2002.
S. Palacharla, N. Jouppi, and J. Smith, "Complexity-Effective Superscalar Processors", Proc. of the 24th International Symposium on Computer Architecture, 1997.
S. Wilton and N. Jouppi, "An Enhanced Access and Cycle Time Model for On-chip Caches," WRL Research Report 93/5, DEC Western Research Laboratory, 1994.
B. Bishop, T. Kelliher, and M. Irwin, "The Design of a Register Renaming Unit," Proc. of Grear Lakes Symposium on VLSI, 1999.
R. Zimmermann and W. Fichtner, "Low-power logic styles : CMOS versus pass-transistor logic", IEEE Journal of Solid State Circuits, Vol. 32, No. 7, pp.1079-1090, 1997.
M. Borah, R. Owens, and M. Irwin, "Transistor sizing for low power CMOS circuits," IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems", Vol. 15, No. 6, pp. 665-671, 1996.
D. Brooks, V. Tiwari, and M. Martonosi, "Wattch: A Framework for Architectural-Level Power Analysis and Optimizations," Proceedings of the 27th International Symposium on Computer Architecture, pp 83-94, Jun. 2000.
R. Joseph and M. Martonosi, "Run-time Power Estimation in High-Performance Microprocessors," The International Symposium on Low Power Electronics and Design, Aug. 2001.
J. Lee, "A Study of Trace-driven Simulation for Multi-core Processor Architectures," Journal of The Institute of Internet, Broadcasting and Communication, vol. 12, no. 3, pp. 9-13, Jun. 2012.
J. Lee, "Performance Study of Asymmetric Multicore Processor Architectures," Journal of The Institute of Internet, Broadcasting and Communication, vol. 14, no. 3, pp. 163-169, Jun. 2014.
*원문 PDF 파일 및 링크정보가 존재하지 않을 경우 KISTI DDS 시스템에서 제공하는 원문복사서비스를 사용할 수 있습니다.
출판사/학술단체 등이 한시적으로 특별한 프로모션 또는 일정기간 경과 후 접근을 허용하여, 출판사/학술단체 등의 사이트에서 이용 가능한 논문
※ AI-Helper는 부적절한 답변을 할 수 있습니다.