$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

멀티코어 프로세서의 전력 소비에 대한 연구
A Study on Power Dissipation of The Multicore Processor 원문보기

The journal of the institute of internet, broadcasting and communication : JIIBC, v.17 no.2, 2017년, pp.251 - 256  

이종복 (한성대학교 전자정보공학과)

초록
AI-Helper 아이콘AI-Helper

최근에 이르러, 범용 컴퓨터 뿐만이 아니라 임베디드 시스템 및 모바일 장치에서도 광범위하게 멀티코어 프로세서가 이용되어 그 성능이 증대되고 있다. 이러한 멀티코어 프로세서 시스템의 전력 소비량이 매우 중요하므로, 설계의 초기 단계에서 그 값을 정확하게 예측할 수 있어야 한다. 본 논문에서는 멀티코어 프로세서에 대하여 빠른 속도를 갖는 명령어 자취형 (trace-driven) 모의실험기 기반의 전력 분석기를 개발하였다. 이 때, 각 코어를 구성하는 하드웨어 유닛별 소비전력을 계산하여 합산하였다. 또한, SPEC 2000 벤치마크를 입력으로 모의실험을 수행하여 명령어 당평균 전력 소비량을 측정하였다.

Abstract AI-Helper 아이콘AI-Helper

Recently, multicore processor system is widely adopted not only in general purpose computers but also in embedded systems and mobile devices in order to improve performance. Since the power dissipation issue of multicore processor system is very significant, it must be estimated accurately in the ea...

주제어

AI 본문요약
AI-Helper 아이콘 AI-Helper

* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.

문제 정의

  • 본 논문에서는 0.35 μm CMOS를 기반으로 600 MHz에서 동작하는 멀티코어 프로세서의 전력을 명령어 자취모의실험기를 기반으로 하여 빠르게 측정할 수 있는 전력 측정기를 개발하였다.
  • 본 논문에서는 멀티코어 프로세서의 전력 소비량을 빠르고 효율적으로 측정할 수 있는 명령어 자취를 기반으로 하는 전력 모델 및 모의실험기를 제안하였다. 또한, 본 모의실험기를 이용하여, SPEC 2000 벤치마크에 대하여 평균 전력의 소비량을 측정하고, 멀티코어 프로세서의 각 하드웨어 유닛에서 소비되는 전력을 분석하였다.
  • 이렇게 함으로써 각 단계의 지연시간을 측정할 수 있으나, 임계경로를 위주로 측정하기 때문에 전력 소비량을 측정하는데 한계가 있다[3]. 이러한 단점을 극복하기 위하여, 본 논문에서는 각 단계에서의 정전용량을 고려하고 모든 경로에서의 전력 소비량을 분석하고 합산하는 방법을 택하였다. 이때, 멀티코어 프로세서를 구성하는 트랜지스터의 크기는 다양한 하드웨어 구조의 정전용량에 큰 영향을 끼친다[2,3].

가설 설정

  • 1 차 명령어 캐쉬는 2 차 연관도(setassociativity)를 가지나, 1 차 데이터 캐쉬는 직접 매핑을 통하여 접근된다. 2 차 캐쉬는 100 % 히트가 난다고 가정하였으며, 분기 명령어는 2 단계 적응형 분기 예측 방식을 적용하였다.
  • 멀티코어 프로세서는 600MHz에서 동작하는 0.35μm CMOS 기술을 가정하였다.
본문요약 정보가 도움이 되었나요?

질의응답

핵심어 질문 논문에서 추출한 답변
SimpleScalar와 같은 실행 위주 방식의 단점은 무엇인가? 멀티코어 프로세서의 성능과 전력을 측정하기 위한 모의실험에는 실행 위주(execution-driven) 방식과 명령어 자취(tracedriven)방식이 널리 쓰이고 있다. SimpleScalar와 같실행 위주 방식은 정확하지만 시간이 많이 걸린다는 단점이 있다[1].
CAM 구조가 배열구조랑 다른 점은 무엇인가? CAM 구조는 배열구조와 유사하지만, 내용으로 메모리를 어드레싱할 수 있다는 점이 다르다. 이 구조에서는 배열구조의 비트라인과 워드라인이 각각 태그라인과 매치라인에 대응된다는 점만 제외하고 배열구조와 같다. CAM 구조에 속하는 하드웨어 장치는 명령어 기동 논리장치가 대표적이다.
정전용량의 구성 요소는 무엇인가? 워드라인과 비트라인의 전력 소비량 측정은 각 라인의 총 정전용량을 계산하여 얻을 수 있다. 워드라인과 관련된 정전용량은 워드라인 구동기의 확산 정전용량 (diffusion capacitance), 셀 접근 트랜지스터의 게이트 정전용량 (gate capacitance), 워드라인 금속선의 정전용량 (metal wire capacitance)의 세 가지로 구성된다. 한편, 비트라인의 정전용량은 선충전 트랜지스터의 확산 정전용량, 셀 접근 트랜지스터의 확산 정전용량, 비트라인 금속선의 정전용량으로부터 계산에 의하여 구할 수 있다.
질의응답 정보가 도움이 되었나요?

참고문헌 (10)

  1. T. Austin, E. Larson, and D. Ernest, "SimpleScalar : An Infrastructure for Computer System Modeling," Computer, Vol. 35, No. 2, pp. 59-67, Feb. 2002. 

  2. S. Palacharla, N. Jouppi, and J. Smith, "Complexity-Effective Superscalar Processors", Proc. of the 24th International Symposium on Computer Architecture, 1997. 

  3. S. Wilton and N. Jouppi, "An Enhanced Access and Cycle Time Model for On-chip Caches," WRL Research Report 93/5, DEC Western Research Laboratory, 1994. 

  4. B. Bishop, T. Kelliher, and M. Irwin, "The Design of a Register Renaming Unit," Proc. of Grear Lakes Symposium on VLSI, 1999. 

  5. R. Zimmermann and W. Fichtner, "Low-power logic styles : CMOS versus pass-transistor logic", IEEE Journal of Solid State Circuits, Vol. 32, No. 7, pp.1079-1090, 1997. 

  6. M. Borah, R. Owens, and M. Irwin, "Transistor sizing for low power CMOS circuits," IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems", Vol. 15, No. 6, pp. 665-671, 1996. 

  7. D. Brooks, V. Tiwari, and M. Martonosi, "Wattch: A Framework for Architectural-Level Power Analysis and Optimizations," Proceedings of the 27th International Symposium on Computer Architecture, pp 83-94, Jun. 2000. 

  8. R. Joseph and M. Martonosi, "Run-time Power Estimation in High-Performance Microprocessors," The International Symposium on Low Power Electronics and Design, Aug. 2001. 

  9. J. Lee, "A Study of Trace-driven Simulation for Multi-core Processor Architectures," Journal of The Institute of Internet, Broadcasting and Communication, vol. 12, no. 3, pp. 9-13, Jun. 2012. 

  10. J. Lee, "Performance Study of Asymmetric Multicore Processor Architectures," Journal of The Institute of Internet, Broadcasting and Communication, vol. 14, no. 3, pp. 163-169, Jun. 2014. 

저자의 다른 논문 :

관련 콘텐츠

오픈액세스(OA) 유형

BRONZE

출판사/학술단체 등이 한시적으로 특별한 프로모션 또는 일정기간 경과 후 접근을 허용하여, 출판사/학술단체 등의 사이트에서 이용 가능한 논문

이 논문과 함께 이용한 콘텐츠

저작권 관리 안내
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로