[논문]4H-SiC Trench MOSFET 응용을 위한 Ar Reshape 공정 최적화

성민제; 강민재; 김홍기; 김성준; 이정윤; 이원범; 이남석; 신훈규

doi:10.7471/ikeee.2018.22.4.1234

[국내논문] 4H-SiC Trench MOSFET 응용을 위한 Ar Reshape 공정 최적화
Optimization of Ar Reshape Process for 4H-SiC Trench MOSFET 원문보기

전기전자학회논문지 = Journal of IKEEE, v.22 no.4, 2018년, pp.1234 - 1237

초록
AI-Helper

본 논문에서는 planar MOSFET 대비 on 저항 감소 및 스위칭 속도 개선의 장점이 있는 4H-SiC trench MOSFET응용을 위하여 trench MOSFET 중요 이슈 중 하나인 sub-trench의 개선연구를 수행하였다. sub-trench의 제거를 위하여 Ar reshape 공정을 수행하였고, 온도와 공정시간을 변화해가며 trench 형태의 변화를 관찰하였다. 그 결과 $1500^{\circ}C$, 20분 조건에서 가장 적절한 sub-trench 완화를 확인하였다. 또한 Ar reshape 공정 이후 건식/습식 산화공정을 진행하여 결정방향에 따른 산화막 두께변화에 대해 확인하였다.

Abstract ▼ AI-Helper

For 4H-SiC trench MOSFET which can reduce on-resistance and switching losses compared to 4H-SiC planar MOSFET, the optimization study for decrease of sub-trench was carried out. In order to decrease sub-trench, Ar reshape process was used and trench shapes were observed as a function of temperature and process time. As a result, it was confirmed that the process conditions for $1500^{\circ}C$ and 20 min were most effective for the suitable trench profiles. In addition, dry/wet oxidation was performed at the Ar reshaped-samples to observe the oxidation thickness with different crystal orientations.

주제어

표/그림 (5)

그림 Fig. 1. Procedures of trench etching. 그림 1. 트렌치 에칭 과정
그림 Fig. 2. SEM images for (a) as-etched sample and (b) Ar reshaped sample for 30 min at 1700℃, respectively. 그림 2. (a) Ar reshape 공정 전 샘플 및 (b) 1700℃ 30분 조건 Ar reshape 공정 샘플의 SEM 이미지
그림 Fig. 3. SEM images for 10 min Ar reshaped samples at (a) 1100℃, (b) 1300℃, (c) 1400℃, (d) 1500℃, and (e) 1600℃, respectively. 그림 3. 10분 동안 Ar reshape한 샘플의 SEM 이미지. (a) 1100℃, (b) 1300℃, (c) 1400℃, (d) 1500℃, (e) 1600℃.
그림 Fig. 4. SEM images for 20 min Ar reshaped samples at (a) 1400℃, (b) 1500℃, and (c) 1600℃, respectively. SEM images for dry/wet oxidation and poly-Si deposition by LPCVD on Ar reshaped samples at (d) 1400℃, (e) 1500℃, and (f) 1600℃, respectively. 그림 4. 20분 동안 Ar reshape한 샘플의 SEM 이미지. (a) 1400℃, (b) 1500℃, (c) 1600℃. 건식/습식 산화공정 및 poly-Si LPCVD성장한 샘플의 SEM 이미지. (d) 1400℃, (e) 1500℃, (f) 1600℃.
그림 Fig. 5. SEM images for (a) as-etched sample and (b) sample after Ar reshape process, respectively. 그림 5. (a) Ar reshape 공정 전, (b) Ar reshape 공정 후의 샘플의 SEM 이미지

AI 본문요약
AI-Helper

문제 정의

이에 본 연구에서는 SiC 기반 트렌치 구조를 형성하기 위해 기존의 Si 용 건식식각 장비를 사용하여 선폭과 깊이를 제어한 후 Ar을 이용한 reshape 공정 최적화 연구를 진행하였다. 또한 추가적으로Ar을 이용한 reshape 공정이 게이트 산화막에 미치는 영향에 대해 검증하였다.
본 연구에서는 SiC trench MOSFET 공정에서의 핵심인 trench 형상과 라운딩에 대해서 실험을 진행하였다. 고온에서의 Ar reshape 공정으로 sub-trench를 라운딩 시킬 수 있음을 확인할 수 있었다.

제안 방법

이에 본 연구에서는 SiC 기반 트렌치 구조를 형성하기 위해 기존의 Si 용 건식식각 장비를 사용하여 선폭과 깊이를 제어한 후 Ar을 이용한 reshape 공정 최적화 연구를 진행하였다. 또한 추가적으로Ar을 이용한 reshape 공정이 게이트 산화막에 미치는 영향에 대해 검증하였다.

대상 데이터

본 연구에서는 4° off-axis 된 4H-SiC 기판(Cree 사) 위에 8 μm 두께의 n-형 4H-SiC (N= 8×10¹⁵ cm^-3) 에피 층을 성장한 웨이퍼를 사용하였다. 준비 된 4H-SiC은 피라나(H₂SO₄:H₂O₂= 4:1) 세정 공정을 거친 후, 2 μm 두께의 SiO₂를 플라즈마 화학 기상 증착법(PECVD)으로 성막하였다(그림.

성능/효과

고온에서의 Ar reshape 공정으로 sub-trench를 라운딩 시킬 수 있음을 확인할 수 있었다. 1500℃에서 20분 동안 Ar reshape 공정을 진행할 경우 trench 개구부와 sub-trench가 가장 효과적으로 라운딩 되는 것을 확인할 수 있었다
본 연구에서는 SiC trench MOSFET 공정에서의 핵심인 trench 형상과 라운딩에 대해서 실험을 진행하였다. 고온에서의 Ar reshape 공정으로 sub-trench를 라운딩 시킬 수 있음을 확인할 수 있었다. 1500℃에서 20분 동안 Ar reshape 공정을 진행할 경우 trench 개구부와 sub-trench가 가장 효과적으로 라운딩 되는 것을 확인할 수 있었다

후속연구

윗면과 아랫면은 Si-face로 동일하므로 비슷한 두께의 산화막이 성장되었으며, 측면은 a-face 또는 m-face로 Si-face에 비해 두껍게 산화막이 성장되었다. 추후 산화막을 균일하게 성장시키는 공정 방법의 연구가 요구된다.

질의응답

핵심어	질문	논문에서 추출한 답변
	트렌치 영역 모서리에 전계 집중을 개선하기 위한 방안은?	또한 트렌치 바닥면의 마이크로 트렌치(Sub-trench)는 트렌치 영역 모서리에 전계 집중(Field crowding)을 유발해 항복전압을 감소시킨다. 따라서 trench MOSFET을 구현함에 있어서 트렌치 영역의 측벽과 바닥면을 둥글게 교정하는 reshape 공정은 필수적이다. 현재 트렌치 reshape 공정은 대부분 1400℃ 이상의 온도에서 수소 분위기 열처리로 진행되고 있다 [2].
	SiC MOSFET의 활용 분야는?	실리콘 카바이드(SiC)는 Si 대비 3배 정도 넓은 밴드 갭으로 인해 높은 임계 전계 및 우수한 물성을 가지고 있어 금속 산화물 반도체 트랜지스터(MOSFET)와 같은 고전력 반도체 소자에 광범위하게 적용되고 있다. SiC 기반 쇼트키 장벽 다이오드(Schottky Barrier Diode)는 상용화 수준까지 기술이 개발되었으며, SiC MOSFET의 경우 상용화 수준까지는 아니지만 인버터 및 파워 회로에 시연되고 있다. Trench MOSFET은 Planar MOSFET의 온-저항(Ron)을 획기적으로 낮출 수 있기 때문에 SiC 기반 분야에서도 개발이 활발히 진행되고 있다 [1].
	실리콘 카바이드의 특징은?	실리콘 카바이드(SiC)는 Si 대비 3배 정도 넓은 밴드 갭으로 인해 높은 임계 전계 및 우수한 물성을 가지고 있어 금속 산화물 반도체 트랜지스터(MOSFET)와 같은 고전력 반도체 소자에 광범위하게 적용되고 있다. SiC 기반 쇼트키 장벽 다이오드(Schottky Barrier Diode)는 상용화 수준까지 기술이 개발되었으며, SiC MOSFET의 경우 상용화 수준까지는 아니지만 인버터 및 파워 회로에 시연되고 있다.

참고문헌 (3)

A. K. Agarwal, J. B. Casady, L. B. Rowland, W. F. Valek, M. H.White, and C. D. Brand: IEEE Electron Device Lett. 18, 586, 1997.

상세보기
A. Takatsuka, Y. Tanaka, K. Yano, T. Yatsuo, Y. Ishida, and K. Arai: Jpn. J. Appl. Phys. 48, 041105. 2009.
Y. Kawada, T. Tawara, S. Nakamura, T. Tamori, and N. Iwamuro : Jpn. J. Appl. Phys. 48, 116508, 2009.

저자의 다른 논문 :

LOADING...

내보내기 구분	파일저장 인쇄 메일전송
구성항목	기본정보 상세정보 관리번호, 논문명, 저널/프로시딩명, 저자 , 발행년, 권, 호, 시작페이지, 끝페이지, 발행기관 관리번호, 논문명, 대등논문명, 저자 , 저널/프로시딩명, 발행기관, 발행년, 발행언어, 권, 호, 시작페이지, 끝페이지, ISBN, ISSN, 주제분야, 키워드, 초록(한글), 초록(영문), 저자(소속기관)
저장형식	Text(ASCII format) Excel format RefWorks Direct Export RIS format (for Reference Manager, ProCite, EndNote), Scholar's Aids, Mendeley
메일정보	받는사람 (필수) @ 보내는사람 (선택) @ 제목 내용 KISTI 검색결과 이메일 서비스
안내	총 건의 자료가 검색되었습니다. 다운받으실 자료의 인덱스를 입력하세요. (1-10,000) 검색결과의 순서대로 최대 10,000건 까지 다운로드가 가능합니다. 데이타가 많을 경우 속도가 느려질 수 있습니다.(최대 2~3분 소요) 다운로드 파일은 UTF-8 형태로 저장됩니다. 파일의 내용이 제대로 보이지 않을실 때는 웹브라우저 상단의 보기 -> 인코딩 -> 자동선택 여부를 확인하십시오. ~ Text(ASCII format) Excel format

연합인증