$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

초록
AI-Helper 아이콘AI-Helper

본 논문은 다양한 구조의 선형 블록 오류정정코드를 소개하고, 이를 회로로 구현하여 비교 분석한 결과를 보여주고 있다. 메모리 시스템에서는 잡음 전력으로 인한 비트 오류를 방지하기 위해 ECC(: Error Correction Code)가 사용되어 왔다. ECC의 종류에는 SEC-DED(: Single Error Correction Double Error Detection)와 SEC-DED-DAEC(: Double Adjacent Error Correction)가 있다. SEC-DED인 Hsiao 코드와 SEC-DED-DAEC인 Dutta, Pedro 코드를 각각 Verilog HDL을 이용해 설계 후 $0.35{\mu}m$ CMOS 공정을 사용해 회로로 합성하였다. 시뮬레이션에 의하면 SEC-DED회로는 인접한 두 개의 비트 오류를 정정하지 못하지만 적은 회로 사용면적과 빠른 지연 시간의 장점이 있으며, SEC-DED-DAEC 회로의 경우 Pedro 코드와 Dutta 코드 간에는 면적, 지연 시간의 차이가 없으므로 오류 정정률이 개선된 Pedro 코드를 사용하는 것이 더 효율적임을 알 수 있다.

Abstract AI-Helper 아이콘AI-Helper

This paper introduces various linear block error correction code and compares performances of the correction circuits. As the risk of errors due to power noise has increased, ECC(: Error Correction Code) has been introduced to prevent the bit error. There are two representatives of ECC structures wh...

주제어

AI 본문요약
AI-Helper 아이콘 AI-Helper

* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.

문제 정의

  • 본 논문에서는 메모리에서 발생하는 오류를 정정하고 탐지하는 선형 블록 오류정정코드 중 하나인 1 비트 오류 정정과 2 비트 오류 탐지가 가능한SEC-DED, 그리고 2 비트 오류 정정까지 가능한 SEC-DED-DAEC ECC의 구조와 원리를 설명한다. 전체적으로 살펴 볼 때 Hamming 코드의 최적화라고 할 수 있는 Hsiao SEC-DED는 이 구조를 이용한 Dutta SEC-DED-DAEC와 비교할 때 DAEC는 불가능 하지만 집적도와 지연 시간 측면에서 크게 앞서므로 다중 오류가 없으며 빠른 데이터 처리가 요구되는 메모리에서 필요할 것이다.

가설 설정

  • 1) H-행렬의 각 열은 모두 0인 열은 없다.
  • 2) H-행렬의 모든 열은 달라야한다.
  • 3) 각 열은 홀수개의 1을 가진다.
  • 4) H-행렬의 행의 1 개수는 같아야한다.
  • 4) SEC-DED가 가능해야한다.
  • 5) 각각의 인접한 열 XOR연산 값은 모두 다르고 0 이 아니다.
본문요약 정보가 도움이 되었나요?

질의응답

핵심어 질문 논문에서 추출한 답변
소프트 오류란 무엇인가? 반면 소프트 오류는 메모리 내부 전기적 신호의 간섭 혹은 비트 셀이 작아짐으로써 커진 알파입자 혹은 우주선(ray)등의 외부적 요인으로 그림 1과 같이 비트 셀의 데이터가 일시적으로 뒤집어 질 때 발생하는 오류이다. 소프트 오류는 일시적이므로 데이터를 다시 쓰고 읽는 과정 등으로 정정이 가능하지만 개인이 사용하는 용도와 달리 대용량 서버와 같이 수많은 데이터가 처리되는 시스템에서 오류가 발생하면 일시적 오류일지라도 시스템에서 충돌이 발생하거나 프로그램이 예상과 다른 값을 내보내 치명적인 피해와 손실을 야기 할 수 있다.
메모리에서 발생하는 오류는 어떻게 분류되는가? 메모리에서 발생하는 오류는 크게 하드 오류(hard error)와 소프트 오류(soft error)로 분류 할 수 있다. 메모리 공정과정에서 물리적 결함이 발생하거나 메모리 내부에 직접적인 이상이 생긴 경우 즉, 메모리 셀이 영구적으로 손상되는 상황을 하드 오류라고 하며 이 경우에는 데이터 값이 0이나 1로 고정되기도 한다.
Hsiao의 규칙은 무엇인가? 1) H-행렬의 각 열은 모두 0인 열은 없다. 2) H-행렬의 모든 열은 달라야한다. 3) 각 열은 홀수개의 1을 가진다. 4) H-행렬의 행의 1 개수는 같아야한다.
질의응답 정보가 도움이 되었나요?

참고문헌 (10)

  1. E. Jang, "LDPC Coding for image data and FPGA Implementation of LDPC Decoder," J. of the Korea institute of Electronic Communication Science, vol. 12, no. 4, 2017, pp. 569-574. 

  2. J. Jung, Y. Lee, and H. Shin, "A Study on Forward Error Correction of Long-Distance Submarine Optical Communication Systems," J. of the Korea institute of Electronic Communication Science, vol. 3, no. 3, 2008, pp. 170-176. 

  3. A. Doniyor and H. Suh, "An Efficient Algorithm for finding Optimal Spans to determine R1/2 Rate Systematic Convolutional Self-Doubly Orthogonal Codes," J. of the Korea institute of Electronic Communication Science, vol. 10, no. 11, 2015, pp. 1239-1244. 

  4. H. Kal, H. Moon, and W. Lee, "Design of BCH Code Decoder using Parallel CRC Generation," J. of the Korea institute of Electronic Communication Science, vol. 13, no. 2, 2018, pp. 333-340. 

  5. W. Zhang and H. Suh, "Analysis of Coarse Acquisition Code Generation Algorithm in GPS System," J. of the Korea institute of Electronic Communication Science, vol. 12, no. 1, 2017, pp. 61-68. 

  6. S. Chen and H. Suh, "An Effective Decoding Algorithm of LDPC Codes with Lowering Error Floors," J. of the Korea institute of Electronic Communication Science, vol. 9, no. 10, 2014, pp. 1111-1116. 

  7. R. Hamming, "Error Correcting and Error Detecting Codes", The Bell Sys. Tech. Journal, vol. 29, no. 2, Apr. 1950, pp. 147-160. 

  8. M. Hsiao, "A Class of Optimal Minimum Odd-weightcolumn SEC-DED codes", IBM Journal of Research and Development, vol. 14, no. 4, July 1970, pp. 395-401. 

  9. A. Dutta and N. Touba, "Multiple bit upset tolerant memory using a selective cycle avoidance based SEC-DED-DAEC code," In Proc. 25th IEEE VLSI Test Symp., Berkeley, USA, 2007. 

  10. P. Reviriego, J. Martinez, and J. Maestro, "A method to design SEC-DED-DAEC codes with optimized decoding," IEEE Transactions on Device and Materials Reliability, vol. 14, no. 3, Sept. 2014, pp. 884-889. 

저자의 다른 논문 :

섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로