$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

수치해석을 이용한 판넬과 스트립 및 유닛 레벨 반도체 패키지용 PCB의 열변형 해석
Numerical Analysis of Thermal Deformation of a PCB for Semiconductor Package at Panel, Strip and Unit Levels 원문보기

마이크로전자 및 패키징 학회지 = Journal of the Microelectronics and Packaging Society, v.26 no.4, 2019년, pp.23 - 31  

조승현 (동양미래대학교 기계공학과) ,  고영배 (한국생산기술연구원 금형기술그룹팀)

초록
AI-Helper 아이콘AI-Helper

본 논문에서는 다구찌법유한요소법수치해석을 통해 인쇄회로기판열변형과 열변형에 미치는 설계인자의 영향도를 계산하였다. 인쇄회로기판의 패널과 스트립 레벨은 큐어링 온도조건에서, 유닛 레벨은 리플로우 온도조건에서 수치해석을 수행하였다. 해석결과에 따르면 패널의 열변형이 스트립과 유닛의 열변형량과 형상에 가장 큰 영향을 미치며, 특히 z방향 변형량이 xy평면 방향의 변형량보다 크게 발생하였다. 열변형에 대한 설계인자의 영향도 분석 결과에 의하면 열변형을 줄이기 위한 설계인자들의 영향도와 설계조건이 패널, 스트립과 유닛 레벨에 따라 달라지기 때문에 반도체 패키지의 신뢰성 향상을 목적으로 유닛 레벨의 열변형을 제어하기 위해서는 패널 레벨의 열변형을 제어할 필요가 있고 인쇄회로기판의 층별 두께는 설계인자 수준의 중간으로 선정하는 것이 필요하다.

Abstract AI-Helper 아이콘AI-Helper

In this study, we conducted numerical analyses using the Taguchi method and finite element method to calculate the thermal deformation of a printed circuit board and the effect of design factors on the thermal deformation. Analysis results showed that the thermal deformation of the panel had the str...

주제어

표/그림 (18)

AI 본문요약
AI-Helper 아이콘 AI-Helper

* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.

문제 정의

  • 본 논문에서는 3층 회로층을 갖는 FCCSP용 인쇄회로 기판의 패널, 스트립, 유닛 레벨의 열변형을 유한요소법을 이용한 수치해석으로 연구하였다.19) 또한 다구찌법을 이용하여 인쇄회로기판의 층별 두께가 패널, 스트립, 유닛 레벨의 열변형에 미치는 영향을 분석하였다.
  • 본 논문에서는 다구찌법과 유한요소법의 수치해석을 통해 인쇄회로기판의 열변형과 열변형에 미치는 설계인자의 영향도를 계산하였다. 이것을 위해 패널과 스트립 레벨은 큐어링 온도조건에서, 유닛 레벨은 리플로우 온도조건에서 수치해석을 수행하였다.
  • 절연층과 회로층의 두께를 조절하면서 인쇄회로기판의 열변형을 제어하는 것은 매우 효과적인 방법 중 하나이다. 본 논문에서도 인쇄회로기판의 열변형에 미치는 두께인자의 효과를 분석하고자 한다. Table 2는 인쇄회로기판 두께인자들의 두께정보를 나타낸 표이고, Table 3은 인쇄회로기판의 두께인자들이 열변형에 미치는 영향도 분석을 위해 다구찌법을 사용하기 위한 4인자 2수준의 표이다.
  • 이러한 연구에는 수치해석이나 통계적 기법을 이용되어 열변형에 대한 메카니즘 규명을 목적으로 수행되고 있다.13-16) 인쇄회로기판 열변형에 대한 많은 연구는 패키지 레벨로 수행되기 때문에 인쇄회로기판은 유닛(unit) 레벨을 대상으로 진행되는 것이 대부분이며, 스트립(strip)을 대상으로 한 열변형 연구가 제한적으로 진행되고 있다.

가설 설정

  • 8은 큐어링 온도조건이 끝난 후 패널에서 x, y, z 방향으로 발생한 열변형 분포를 보여주고 있다. 이때 패널의 초기 변형량은 0라고 가정하였다. 해석결과에 의하면 x방향과 y방향으로는 각각 -0.
본문요약 정보가 도움이 되었나요?

질의응답

핵심어 질문 논문에서 추출한 답변
모바일 폰의 꾸준한 수요증가는 어디로 연결되는가? 모바일 폰의 꾸준한 수요증가는 Flip Chip Chip Scale Package(FCCSP)의 수요로 연결되고 있는데 모바일 폰의 디자인이 다양화되면서 FCCSP 패키지용 기판도 박판화, 고밀도화, 다양한 사이즈화가 진행되고 있다.1) 이러한 시장환경의 변화로 FCCSP 패키지의 신뢰성 이슈 해결을 위한 연구도 꾸준히 진행되고 있다.
인쇄회로기판의 열변형에 존재하는 것은? 1) 이러한 시장환경의 변화로 FCCSP 패키지의 신뢰성 이슈 해결을 위한 연구도 꾸준히 진행되고 있다.2) 인쇄회로기판의 열변형은 언더필과 솔더조인트의 박리와 크랙, 솔더 조인트의 미결합 등 기판의 낮은 강성도와 warpage 때문에 발생하는 많은 신뢰성 불량들이 존재하고 있으며,3) 이러한 신뢰성 이슈의 근본적 원인으로 알려져 있다.4-9)
온도조건에서 수치해석을 위해 설정한 것은? 이것을 위해 패널과 스트립 레벨은 큐어링 온도조건에서, 유닛 레벨은 리플로우 온도조건에서 수치해석을 수행하였다. 이것을 위해 패널 레벨→스트립 레벨→유닛 레벨로 형상이 변할 때 패널의 최종 열변형량이 스트립의 초기 변형량 조건으로, 스트립의 최종 열변형량이 유닛의 초기 변형량 조건으로 설정하였다. 해석결과에 따르면 패널의 열변형이 스트립과 유닛의 열변형량과 형상에 가장 큰 영향을 미치며, 특히 z방향 변형량이 xy평면 방향의 변형량보다 크게 발생하였다.
질의응답 정보가 도움이 되었나요?

참고문헌 (18)

  1. M. A. Bolanos, "Semiconductor IC Packaging Technology Challenges : The Next Five Years", SPAY025, EMAP2005 (Texas Instruments), (2005). 

  2. X. J. Fan, B. Varia, and Q. Han, "Design and optimization of thermo-mechanical reliability in wafer level packaging", Microelectronics reliab., 50(4), 536 (2010). 

  3. R. Darveaux, C. Reichman, and N. Islam, "Interface Failure in Lead Free Solder Joints", Proc. 56th Electronic Components and Technology Conference (ECTC), San Diego, USA, 12, IEEE (2006). 

  4. J. H. Lau, and S. W. R. Lee, "Effects of Build-Up Printed Circuit Board Thickness in the Solder Joint Reliability of a Wafer Level Chip Scale Package (WLCSP)", Trans. Comp. Packag. Technol., 25(1), 51 (2002). 

  5. M. Y. Tsi, C. H. J. Hsu, and C. T. O. Wang, "Investgation of thermomechanical behaviors of flip chip BGA packages during manufacturing process and thermal cycling", IEEE Trans. Compon. Pack. -Technol., 27(3), 568 (2004). 

  6. S. H. Cho, S. J. Cho, and J. Lee,"Estimation of warpage and thermal stress of IVHs in flip-chip ball grid arrays package by FEM", Microelectron Reliab., 48, 300 (2008). 

  7. R. Darveaux, K. Banerji, A. Mawer, and E. Mammo, "Reliability of Plastic Ball Grid Array Assembly", Ball Grid Array Technology, McGraw-Hill, New York (1995). 

  8. J. H. Lau, J. L. Prince, W. Nakayama, and C. P. Wong, "Electronic Packaging: Design, Materials, Process, and Reliability", McGraw-Hill, New York (1997). 

  9. E. Lin, D. Chang, D. S. Jiang, Y. P. Wang, and C. S. Hsiao, "Advantage and challenge of coreless Flip chip BGA Microsystems", International Microsystems, Packaging, Assembly and Circuits Technology (IMPACT), Taipei, Taiwan, 346, IEEE (2007). 

  10. C. Chiu, K. C. Chang, J. Wang, and C. H. Lee, "Challenges of thin core PCB Flip Chip package on advanced Si Nodes", Proc. 57th Electronic Components and Technology Conference (ECTC), 22 (2007). 

  11. S. H. Cho, T. E. Chang, J. Lee, and H. P. Park, "New dummy design and stiffener on warpage reduction in Ball Grid Array Printed Circuit Board", Microelectronics Reliab., 50, 242 (2010). 

  12. J. H. Lau, and S.-W.R, Lee, "Effects of Build-Up Printed Circuit Board Thickness in the Solder Joint Reliability of a Wafer Level Chip Scale Package(WLCSP)", Trans. Comp. Packag. Technol., 25(1), 3 (2002). 

  13. W. Sun, W. H. Zhu, C. K. Wang, A. Y. S. Sun, and H. B. Tan, "Warpage Simulation and DOE Analysis with Application in Package-on-Package Development", Proc. 9th EuroSimE 2008 - International Conference on Thermal, Mechanical and Multi-Physics Simulation and Experiments in Microelectronics and Micro-Systems (ESIME), Freiburg im Breisgau, Germany, 244, IEEE (2008). 

  14. Y. L. Tzeng, N. Kao, E. Chen, J. Y. Lai, Y. P. Wang, and C. S. Hsiao, "Warpage and Stress Characteristic Analyses on Package-on-Package (PoP) Structure", Proc. 9th Electronics Packaging Technology Conference (EPTC), Singapore, 482, IEEE (2007). 

  15. W. Sun, W. H. Zhu, K. S. Le, and H. B. Tan, "Simulation Study on the Warpage Behavior and Board-level Temperature Cycling Reliability of PoP Potentially for High-speed Memory Packaging", International Conference on Electronic Packaging Technology & High Density Packaging (ICEPT-HDP), Shanghai, 978, IEEE (2008). 

  16. S. H. Cho, H. I. Jung, and O. C. Bae, "Numerical Analysis on the Design Variables and Thickness Deviation Effects on Warpage of Substrate for FCCSP", J. Microelectron. Packag. Soc., 19(3), 57 (2012). 

  17. S. H. Cho, D. H. Kim, Y. G. Oh, J. T. Lee, and S. S. Cha "A Study on the Parameters of Design for Warpage reduction of Passive components Embedded Substrate for PoP", J. Microelectron. Packag. Soc., 22(1), 75 (2015). 

  18. M. S. C. Marc, "Manual Volume A: Theory and User Information", 210 (2015). 

저자의 다른 논문 :

LOADING...

관련 콘텐츠

오픈액세스(OA) 유형

GOLD

오픈액세스 학술지에 출판된 논문

유발과제정보 저작권 관리 안내
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로