최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기마이크로전자 및 패키징 학회지 = Journal of the Microelectronics and Packaging Society, v.26 no.4, 2019년, pp.23 - 31
조승현 (동양미래대학교 기계공학과) , 고영배 (한국생산기술연구원 금형기술그룹팀)
In this study, we conducted numerical analyses using the Taguchi method and finite element method to calculate the thermal deformation of a printed circuit board and the effect of design factors on the thermal deformation. Analysis results showed that the thermal deformation of the panel had the str...
* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.
핵심어 | 질문 | 논문에서 추출한 답변 |
---|---|---|
모바일 폰의 꾸준한 수요증가는 어디로 연결되는가? | 모바일 폰의 꾸준한 수요증가는 Flip Chip Chip Scale Package(FCCSP)의 수요로 연결되고 있는데 모바일 폰의 디자인이 다양화되면서 FCCSP 패키지용 기판도 박판화, 고밀도화, 다양한 사이즈화가 진행되고 있다.1) 이러한 시장환경의 변화로 FCCSP 패키지의 신뢰성 이슈 해결을 위한 연구도 꾸준히 진행되고 있다. | |
인쇄회로기판의 열변형에 존재하는 것은? | 1) 이러한 시장환경의 변화로 FCCSP 패키지의 신뢰성 이슈 해결을 위한 연구도 꾸준히 진행되고 있다.2) 인쇄회로기판의 열변형은 언더필과 솔더조인트의 박리와 크랙, 솔더 조인트의 미결합 등 기판의 낮은 강성도와 warpage 때문에 발생하는 많은 신뢰성 불량들이 존재하고 있으며,3) 이러한 신뢰성 이슈의 근본적 원인으로 알려져 있다.4-9) | |
온도조건에서 수치해석을 위해 설정한 것은? | 이것을 위해 패널과 스트립 레벨은 큐어링 온도조건에서, 유닛 레벨은 리플로우 온도조건에서 수치해석을 수행하였다. 이것을 위해 패널 레벨→스트립 레벨→유닛 레벨로 형상이 변할 때 패널의 최종 열변형량이 스트립의 초기 변형량 조건으로, 스트립의 최종 열변형량이 유닛의 초기 변형량 조건으로 설정하였다. 해석결과에 따르면 패널의 열변형이 스트립과 유닛의 열변형량과 형상에 가장 큰 영향을 미치며, 특히 z방향 변형량이 xy평면 방향의 변형량보다 크게 발생하였다. |
M. A. Bolanos, "Semiconductor IC Packaging Technology Challenges : The Next Five Years", SPAY025, EMAP2005 (Texas Instruments), (2005).
X. J. Fan, B. Varia, and Q. Han, "Design and optimization of thermo-mechanical reliability in wafer level packaging", Microelectronics reliab., 50(4), 536 (2010).
R. Darveaux, C. Reichman, and N. Islam, "Interface Failure in Lead Free Solder Joints", Proc. 56th Electronic Components and Technology Conference (ECTC), San Diego, USA, 12, IEEE (2006).
J. H. Lau, and S. W. R. Lee, "Effects of Build-Up Printed Circuit Board Thickness in the Solder Joint Reliability of a Wafer Level Chip Scale Package (WLCSP)", Trans. Comp. Packag. Technol., 25(1), 51 (2002).
M. Y. Tsi, C. H. J. Hsu, and C. T. O. Wang, "Investgation of thermomechanical behaviors of flip chip BGA packages during manufacturing process and thermal cycling", IEEE Trans. Compon. Pack. -Technol., 27(3), 568 (2004).
S. H. Cho, S. J. Cho, and J. Lee,"Estimation of warpage and thermal stress of IVHs in flip-chip ball grid arrays package by FEM", Microelectron Reliab., 48, 300 (2008).
R. Darveaux, K. Banerji, A. Mawer, and E. Mammo, "Reliability of Plastic Ball Grid Array Assembly", Ball Grid Array Technology, McGraw-Hill, New York (1995).
J. H. Lau, J. L. Prince, W. Nakayama, and C. P. Wong, "Electronic Packaging: Design, Materials, Process, and Reliability", McGraw-Hill, New York (1997).
E. Lin, D. Chang, D. S. Jiang, Y. P. Wang, and C. S. Hsiao, "Advantage and challenge of coreless Flip chip BGA Microsystems", International Microsystems, Packaging, Assembly and Circuits Technology (IMPACT), Taipei, Taiwan, 346, IEEE (2007).
C. Chiu, K. C. Chang, J. Wang, and C. H. Lee, "Challenges of thin core PCB Flip Chip package on advanced Si Nodes", Proc. 57th Electronic Components and Technology Conference (ECTC), 22 (2007).
S. H. Cho, T. E. Chang, J. Lee, and H. P. Park, "New dummy design and stiffener on warpage reduction in Ball Grid Array Printed Circuit Board", Microelectronics Reliab., 50, 242 (2010).
J. H. Lau, and S.-W.R, Lee, "Effects of Build-Up Printed Circuit Board Thickness in the Solder Joint Reliability of a Wafer Level Chip Scale Package(WLCSP)", Trans. Comp. Packag. Technol., 25(1), 3 (2002).
W. Sun, W. H. Zhu, C. K. Wang, A. Y. S. Sun, and H. B. Tan, "Warpage Simulation and DOE Analysis with Application in Package-on-Package Development", Proc. 9th EuroSimE 2008 - International Conference on Thermal, Mechanical and Multi-Physics Simulation and Experiments in Microelectronics and Micro-Systems (ESIME), Freiburg im Breisgau, Germany, 244, IEEE (2008).
Y. L. Tzeng, N. Kao, E. Chen, J. Y. Lai, Y. P. Wang, and C. S. Hsiao, "Warpage and Stress Characteristic Analyses on Package-on-Package (PoP) Structure", Proc. 9th Electronics Packaging Technology Conference (EPTC), Singapore, 482, IEEE (2007).
W. Sun, W. H. Zhu, K. S. Le, and H. B. Tan, "Simulation Study on the Warpage Behavior and Board-level Temperature Cycling Reliability of PoP Potentially for High-speed Memory Packaging", International Conference on Electronic Packaging Technology & High Density Packaging (ICEPT-HDP), Shanghai, 978, IEEE (2008).
M. S. C. Marc, "Manual Volume A: Theory and User Information", 210 (2015).
*원문 PDF 파일 및 링크정보가 존재하지 않을 경우 KISTI DDS 시스템에서 제공하는 원문복사서비스를 사용할 수 있습니다.
오픈액세스 학술지에 출판된 논문
※ AI-Helper는 부적절한 답변을 할 수 있습니다.