[논문]P-Emitter의 길이, 구조가 Asymmetric SiC MOSFET 소자 성능에 미치는 영향

김동현; 구상모

doi:10.4313/jkem.2020.33.2.83

P-Emitter의 길이, 구조가 Asymmetric SiC MOSFET 소자 성능에 미치는 영향
Effect of P-Emitter Length and Structure on Asymmetric SiC MOSFET Performance 원문보기

전기전자재료학회논문지 = Journal of the Korean institute of electronic material engineers, v.33 no.2, 2020년, pp.83 - 87

김동현 (광운대학교 전자재료공학과) , 구상모 (광운대학교 전자재료공학과)

Abstract ▼ AI-Helper

In this letter, we propose and analyze a new asymmetric structure that can be used for next-generation power semiconductor devices. We compare and analyze the electrical characteristics of the proposed device with respect to those of symmetric devices. The proposed device has a p-emitter on the right side of the cell. The peak electric field is reduced by the shielding effect caused by the p-emitter structure. Consequently, the breakdown voltage is increased. The proposed asymmetric structure has an approximately 100% higher Baliga's figure of merit (~94.22 MW/㎠) than the symmetric structure (~46.93 MW/㎠), and the breakdown voltage of the device increases by approximately 70%.

주제어

표/그림 (8)

그림 Fig. 1. (a) Symmetric trench MOSFET and (b) asymmetric trench MOSFET structure.
그림 Fig. 2. Comparison of breakdown voltage with Ref. and P_L length changes.
표 Table 1. Parameters of symmetric and asymmetric structures.
그림 Fig. 3. Comparison of threshold voltage with Ref. and P_L length changes.
그림 Fig. 4. Comparison of output with Ref. and P_L length changes.
그림 Fig. 5. (a) Asymmetric structure, (b) x-axis is A to A′ when the drain voltage is 1700 V, comparison of E-field distribution, (c) P_L=1.2 ㎛, (d) P_L=0.9 ㎛, (e) P_L=0.6 ㎛, (f) P_L=0.3 ㎛, and (g) Ref.
그림 Fig. 6. Comparison of R_on,sp and FOM with Ref. and P_L length changes.
표 Table 2. Comparison of electrical characteristic with Ref. and P_L length changes.

AI 본문요약
AI-Helper

* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.

문제 정의

본 논문에서는 기존의 symmetric trench MOSFET 과 asymmetric 구조 trench MOSFET을 비교한다. Off 상태에서 trench MOS 구조의 경우 trench 영역의 하단부 모서리 부근에 전계가 집중된다.
본 논문에서는 기존의 symmetric trench 구조에 한쪽에 p-emitter를 추가한 asymmetric trench 구조를 분석하였다. 분석한 구조의 정적 특성이 이전 구조 보다 개선되는 것을 시뮬레이션을 통해 확인하였다.
Asymmetric trench 구조는 게이트 산화물 아래에 p-emitter를 가지기 때문에 p-emitter에 의한 전계 분산으로 인해 항복전압과 R_on,sp 사이의 trade-off를 개선시킬 수 있다 [1,5]. 본 논문에서는 비대칭 구조를 가진 trench MOSFET 구조에, 게이트 산화물-막 하단 부의 p-emitter 부분의 길이인 P_L 을 조절하여 개선된온 저항과 전기장을 확인하였다. 2차원 소자 시뮬레이 터인 Silvaco를 사용해 symmetric trench MOSFET 과 asymmetric trench MOSFET을 비교하였다 [6].
본 연구에서는 일반적인 symmetric 구조를 가지는 trench MOSFET 소자와 제안된 asymmetric 구조를 가지는 trench MOSFET을 비교하였다. 그림 1은 기존의 symmetric trench 구조를 가지는 MOSFET와 제안된 asymmetric trench 구조를 가지는 MOSFET 을 나타낸 것이다.

제안 방법

그림 3에서는 각 구조별 문턱전압을 확인할 수 있다. (a) 드레인 전압이 1 V일 때, (b) 드레인 전압이 10 V일 때, 각 구조별로 게이트 전압의 변화에 따른 드레인 전류를 측정하였다. 이때 문턱전압은 약 5 V로 큰 차이를 가지지 않지만 드레인 전류의 차이를 확인할 수 있다.
본 논문에서는 비대칭 구조를 가진 trench MOSFET 구조에, 게이트 산화물-막 하단 부의 p-emitter 부분의 길이인 P_L 을 조절하여 개선된온 저항과 전기장을 확인하였다. 2차원 소자 시뮬레이 터인 Silvaco를 사용해 symmetric trench MOSFET 과 asymmetric trench MOSFET을 비교하였다 [6].
따라서 각 구조별 output 특성비교를 한 그림 4를 통해 R_on,sp 값을 도출해 낼 수 있다. 게이트 전압을 7 V 주었을 때, 각 구조별로 드레인 전압의 변화에 따른 드레인 전류를 측정하였다. Ref.
기존의 symmetric과 새롭게 제안된 asymmetric 구조에서의 gate 밑 부분의 p-emitter 길이 변화를 통한 전계분포와 항복전압 및 온 저항 등 정적 특성을 시뮬레이션을 통해 분석하였다. P-emitter의 길이는 P_L 로 표시한다.
최근 infineon사에서 발표된 SiC trench MOSFET 의 구조와 유사한 구조에 대한 특허를 등록하고 제품을 출시한 바 있으나, 논문 등의 문헌에는 도핑과 길이 등의 기본 구조가 정량적으로 명시되어 있지 않고 있고, 주요 파라미터가 설계에 미치는 영향을 연구한 결과는 보고되고 있지 않다. 본 논문에서는 비대칭구조의 주요 파라미터로서 P_L이 소자 특성에 미치는 영향을 분석하였고, 특히 전형적인 asymmetric 구조와는 달리 트렌치게이트 하단을 완전히 덮은 구조를 포함하여 비교하였다. Asymmetric trench MOSFET 구조에서 가장 좋은 소자성능지수를 가지는 항복전압은 2,900 V로 기존 구조에 비해 약 70% 증가하였으며 FOM은약 100%로 대폭 향상되었다.
그림 1(a)의 경우 symmetric trench MOSFET의 기본구조이며, 최근에 SiC trench MOSFET의 경우는 gate 하단에 대칭구조에서도 buried p-well (BPW) [7] 또는 thick oxide [8]를 반영한 연구가 진행되고 있다. 본 논문의 경우, 대칭구조와 비대칭구조 비교에 대한 측면 외에 주로 asymmetric 구조의 경우, P_L의길이가 변화하면서, bottom oxide 부분의 protection well 영역의 증가함에 따른 전기적 특성을 중점적으로 분석하였다. 또한 PL의 길이가 1.

대상 데이터

그림 1의 소자는 고전압, 대전류 동작을 위한 소자를 구현하기 위해 농도 및 두께가 각각 4×1015 ㎤ 및 15 ㎛인 n-type 4H-SiC를 사용하였다.

성능/효과

본 논문에서는 비대칭구조의 주요 파라미터로서 P_L이 소자 특성에 미치는 영향을 분석하였고, 특히 전형적인 asymmetric 구조와는 달리 트렌치게이트 하단을 완전히 덮은 구조를 포함하여 비교하였다. Asymmetric trench MOSFET 구조에서 가장 좋은 소자성능지수를 가지는 항복전압은 2,900 V로 기존 구조에 비해 약 70% 증가하였으며 FOM은약 100%로 대폭 향상되었다. 제안된 구조는 온 저항이 약간 증가하였지만, 항복전압이 매우 개선되었기 때문에 기존의 구조보다 우수한 정적 특성을 가진다.
3 ㎛까지 항복전압이 3,100 V, 2,900 V, 2,500 V, 2,050 V 점차 낮아지는 것을 확인할 수 있다. symmetric 구조보다 asymmetric 구조에서 게이트 밑 부분을 P_L 이 1.2 ㎛로 다 덮고 있을 경우 항복전압이 약 82%가량 증가한 것을 알 수 있다.
본 논문에서는 기존의 symmetric trench 구조에 한쪽에 p-emitter를 추가한 asymmetric trench 구조를 분석하였다. 분석한 구조의 정적 특성이 이전 구조 보다 개선되는 것을 시뮬레이션을 통해 확인하였다. pemitter의 도입으로 전계가 집중되는 것을 막아 주어 항복전압이 개선된다.
Asymmetric trench MOSFET 구조에서 가장 좋은 소자성능지수를 가지는 항복전압은 2,900 V로 기존 구조에 비해 약 70% 증가하였으며 FOM은약 100%로 대폭 향상되었다. 제안된 구조는 온 저항이 약간 증가하였지만, 항복전압이 매우 개선되었기 때문에 기존의 구조보다 우수한 정적 특성을 가진다. 따라서 소자의 동작에 있어서 전력 손실을 낮추고, 에너지 효율 또한 높일 수 있다.
표 2에서 시뮬레이션을 통해 얻은 각 구조의 정적 특성을 요약한 것이다. 제안한 asymmetric 구조는 온저항 특성이 증가하는 특성을 가졌지만, 항복전압이 대폭 개선되어서 전체적인 소자성능지수를 따져 보았을때 매우 향상되는 것을 확인할 수 있다.
pemitter의 도입으로 전계가 집중되는 것을 막아 주어 항복전압이 개선된다. 항복전압의 개선을 통해 얻은 이득으로 높은 소자성능지수를 얻을 수 있었다.

참고문헌 (9)

D. Peters, T. Basler, B. Zippelius, T. Aichinger, W. Bergner, R. Esteve, D. Kueck, and R. Siemieniec, Proc. PCIM Europe 2017; International Exhibition and Conference for Power Electronics, Intelligent Motion, Renewable Energy and Energy Management (VDE, Nuremberg, Germany, 2017) p. 1. [DOI: https://ieeexplore.ieee.org/stamp/stamp.jsp?tp&arnumber7990686]
S. Ryu, C. Capell, E. Van Brunt, C. Jonas, M. O'Loughlin, J. Clayton, K. Lam, V. Pala, B. Hull, Y. Lemma, D. Lichtenwalner, Q. J. Zhang, J. Richmond, P. Butler, D. Grider, J. Casady, S. Allen, J. Palmour, M. Hinojosa, C. W. Tipton, and C. Scozzie, Semicond. Sci. Technol., 30, 084001 (2015). [DOI: https://doi.org/10.1088/0268-1242/30/8/084001]

상세보기
T. Kimoto and J. A. Cooper, Fundamentals of Silicon Carbide Technology: Growth, Characterization, Devices, and Applications (John Wiley & Sons Singapore Pte. Ltd. 2014).
K. Matocha, S. Banerjee, and K. Chatty, Mater. Sci. Forum, 858, 803 (2016). [DOI: https://doi.org/10.4028/www.scientific.net/msf.858.803]

상세보기
R. Siemieniec, D. Peters, R. Esteve, W. Bergner, D. Kuck, T. Aichinger, T. Basler, and B. Zippelius, Proc. 2017 19th European Conference on Power Electronics and Applications (EPE'17 ECCE Europe) (IEEE, Warsaw, Poland, 2017) p. 1. [DOI: https://doi.org/10.23919/EPE17ECCEEurope.2017.8098928]
W. Ni, X. Wang, M. Xu, Q. Wang, C. Feng, H. Xiao, L. Jiang, and W. Li, IEEE Electron Device Lett., 40, 698 (2019). [DOI: https://doi.org/10.1109/LED.2019.2908253]

상세보기
A. Oraon, S. Shreya, R. Kumari, and A. Islam, Proc. 2017 7th International Symposium on Embedded Computing and System Design (ISED) (IEEE, Durgapur, India, 2017) p. 1. [DOI: https://doi.org/10.1109/ISED.2017.8303939]
H. Takaya, J. Morimoto, K. Hamada, T. Yamamoto, J. Sakakibara, Y. Watanabe, and N. Soejima, Proc. 2013 25th International Symposium on Power Semiconductor Devices & IC's (ISPSD) (IEEE, Kanazawa, Japan, 2013) p. 43. [DOI: https://doi.org/10.1109/ISPSD.2013.6694394]
Y. Wang, Y. C. Ma, Y. Hao, Y. Hu, G. Wang, and F. Cao, IEEE Trans. Electron Devices, 64, 3719 (2017). [DOI: https://doi.org/10.1109/TED.2017.2723502]

상세보기

내보내기 구분	파일저장 인쇄 메일전송
구성항목	기본정보 상세정보 관리번호, 논문명, 저널/프로시딩명, 저자 , 발행년, 권, 호, 시작페이지, 끝페이지, 발행기관 관리번호, 논문명, 대등논문명, 저자 , 저널/프로시딩명, 발행기관, 발행년, 발행언어, 권, 호, 시작페이지, 끝페이지, ISBN, ISSN, 주제분야, 키워드, 초록(한글), 초록(영문), 저자(소속기관)
저장형식	Text(ASCII format) Excel format RefWorks Direct Export RIS format (for Reference Manager, ProCite, EndNote), Scholar's Aids, Mendeley
메일정보	받는사람 (필수) @ 보내는사람 (선택) @ 제목 내용 KISTI 검색결과 이메일 서비스
안내	총 건의 자료가 검색되었습니다. 다운받으실 자료의 인덱스를 입력하세요. (1-10,000) 검색결과의 순서대로 최대 10,000건 까지 다운로드가 가능합니다. 데이타가 많을 경우 속도가 느려질 수 있습니다.(최대 2~3분 소요) 다운로드 파일은 UTF-8 형태로 저장됩니다. 파일의 내용이 제대로 보이지 않을실 때는 웹브라우저 상단의 보기 -> 인코딩 -> 자동선택 여부를 확인하십시오. ~ Text(ASCII format) Excel format

연합인증