[논문]데이터 재사용 기법을 이용한 저 면적 DNN Core

조철원; 이광엽; 김치용

doi:10.7471/ikeee.2021.25.1.229

데이터 재사용 기법을 이용한 저 면적 DNN Core
Low-area DNN Core using data reuse technique 원문보기

전기전자학회논문지 = Journal of IKEEE, v.25 no.1, 2021년, pp.229 - 233

조철원 (Dept. of Electronic and Computer Eng., Seokyeong University) , 이광엽 (Dept. of Electronic and Computer Eng., Seokyeong University) , 김치용 (Dept. of Software, Seokyeong University)

초록
AI-Helper

임베디드 환경에서의 NPU는 적은 하드웨어 자원으로 딥러닝 알고리즘을 수행한다. 데이터를 재사용하는 기법을 활용하면 적은 자원으로 딥러닝 알고리즘을 효율적으로 연산할 수 있다. 선행연구에서는 데이터 재사용을 위해 ScratchPad에서 shifter를 사용해 데이터를 재사용한다. 하지만 ScratchPad의 Bandwidth가 커짐에 따라 shifter 역시 많은 자원을 소모한다. 따라서 Buffer Round Robin방식을 사용한 데이터 재사용 기법을 제시한다. 본 논문에서 제시하는 Buffer Round Robin 방식을 사용하여 기존의 방식보다 약 4.7%의 Chip Area를 줄일 수 있었다.

Abstract ▼ AI-Helper

NPU in an embedded environment performs deep learning algorithms with few hardware resources. By using a technique that reuses data, deep learning algorithms can be efficiently computed with fewer resources. In previous studies, data is reused using a shifter in ScratchPad for data reuse. However, as the ScratchPad's bandwidth increases, the shifter also consumes a lot of resources. Therefore, we present a data reuse technique using the Buffer Round Robin method. By using the Buffer Round Robin method presented in this paper, the chip area could be reduced by about 4.7% compared to the conventional method.

주제어

표/그림 (9)

그림 Fig. 1. Conventional BSPE Core. 그림 1. 기존의 BSPE Core
그림 Fig. 2. Data shifting inside the ScratchPad. 그림 2. ScratchPad 내부의 데이터 시프팅
그림 Fig. 3. Structure and operation of Demux by index. 그림 3. Demux by index의 구조와 동작 방식
그림 Fig. 4. Structure of buffer and BSPE connected. 그림 4. Buffer와 BSPE가 연결된 구조
표 Table 1. Buffer Round Robin behavior. 표 1. Buffer Round Robin의 동작
그림 Fig. 5. BSPE Core with Buffer Round Robin. 그림 5. Buffer Round Robin을 적용한 BSPE Core
그림 Fig. 6. Structure applying Buffer Round Robin. 그림 6. Buffer Round Robin을 적용한 구조
그림 Fig. 7. ScratchPad with Buffer Round Robin. 그림 7. Buffer Round Robin을 적용한 ScratchPad
표 Table 2. Comparison of existing BSPE Core and proposed BSPE Core. 표 2. 기존의 BSPE Core와 제시하는 BSPE Core 비교

AI 본문요약
AI-Helper

* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.

문제 정의

data-checked="false">본논문에서는컨볼루션신경망구조에서컨볼루션연산에필요한데이터재사용기법을제안하였다. 논문에서는 기존 BSPE Core에서 데이터 data-checked="false">시프트를통해데이터를이동하는방법대신RoundRobin을 통한데이터재사용방법을제시했다.
논문에서는 기존 BSPE Core에서 데이터 data-checked="false">시프트를통해데이터를이동하는방법대신RoundRobin을 통한데이터재사용방법을제시했다.ScratchPad의 데이터재사용방법을RoundRobin으로대체한결 과 Total Power는 2mW로증가했다.
기존에는 ScratchPad에서 데이터 재사용을 수행하기 위해 Register Shift기법을 이용했다. 본 논문에서는 기존의 Register Shift 기법보다 저 면적으로 데이터를 재사용할 수 있는 Buffer RoundRobin를제안한다.

제안 방법

BSPECore는그림1과같 다. 데이터 재사용을 위해 Row와 Column 단위로 Overlapping Computation을 수행한다. 이를 위해 가변적인 tiling width[4]를가진다.

대상 데이터

본 실험은 CMOS 180nm에서 합성했으며결과는 표 2.와같다.

이론/모형

기존에는 ScratchPad에서 데이터 재사용을 수행하기 위해 Register Shift기법을 이용했다. 본 논문에서는 기존의 Register Shift 기법보다 저 면적으로 데이터를 재사용할 수 있는 Buffer RoundRobin를제안한다.
본 논문에서 제시하는 구조에서는 데 이 터시프트가 아닌 Buffer Round Robin을 사용한다. Buffer Round Robin을 사용하면 n-bit의 data-checked="false">모든버퍼가연결되지않을뿐만아니라n-bitshifter를사용하지 않아하드웨어 자원이 절약될 수 있다.

성능/효과

Conventional BSPE Core보다 Buffer Round Robin을 적용한 BSPE Core에서 Total Power는 2mW가증가했으나TotalGates가약5%감소했다.

참고문헌 (5)

Chen, Yu-Hsin, et al. "Eyeriss: An energy-efficient reconfigurable accelerator for deep convolutional neural networks," IEEE journal of solid-state circuits Vol.52, No.1, pp.127-138, 2016. DOI: 10.1109/JSSC.2016.2616357

상세보기
Alwani, Manoj, et al. "Fused-layer CNN accelerators," 2016 49th Annual IEEE/ACM International Symposium on Microarchitecture (MICRO). IEEE, 2016. DOI: 10.1109/MICRO.2016.7783725
Cheol-Won Jo, Kwang-Yeob Lee, and Ki-Hun Nam. "Implementation of low power BSPE Core for deep learning hardware accelerators," Journal of IKEEE Vol.24, No.3, pp.895-900, 2020. DOI: 10.7471/ikeee.2020.24.3.895

원문보기 상세보기
Cheol-Won Jo, Kwang-Yeob Lee, "Bit-Serial multiplier based Neural Processing Element with Approximate adder tree," International SoC Design Conference(ISOCC), 2020. DOI: 10.1109/ISOCC50952.2020.9332993
Chen, Tianshi, et al. "Diannao: A small-footprint high-throughput accelerator for ubiquitous machine-learning," ACM SIGARCH Computer Architecture News, Vol.42, No.1, pp.269-284, 2014. DOI: 10.1145/2541940.2541967

상세보기

내보내기 구분	파일저장 인쇄 메일전송
구성항목	기본정보 상세정보 관리번호, 논문명, 저널/프로시딩명, 저자 , 발행년, 권, 호, 시작페이지, 끝페이지, 발행기관 관리번호, 논문명, 대등논문명, 저자 , 저널/프로시딩명, 발행기관, 발행년, 발행언어, 권, 호, 시작페이지, 끝페이지, ISBN, ISSN, 주제분야, 키워드, 초록(한글), 초록(영문), 저자(소속기관)
저장형식	Text(ASCII format) Excel format RefWorks Direct Export RIS format (for Reference Manager, ProCite, EndNote), Scholar's Aids, Mendeley
메일정보	받는사람 (필수) @ 보내는사람 (선택) @ 제목 내용 KISTI 검색결과 이메일 서비스
안내	총 건의 자료가 검색되었습니다. 다운받으실 자료의 인덱스를 입력하세요. (1-10,000) 검색결과의 순서대로 최대 10,000건 까지 다운로드가 가능합니다. 데이타가 많을 경우 속도가 느려질 수 있습니다.(최대 2~3분 소요) 다운로드 파일은 UTF-8 형태로 저장됩니다. 파일의 내용이 제대로 보이지 않을실 때는 웹브라우저 상단의 보기 -> 인코딩 -> 자동선택 여부를 확인하십시오. ~ Text(ASCII format) Excel format

연합인증