[논문]높은 홀딩 전압으로 인한 래치업 면역을 갖는 양방향 구조의 ESD 보호회로에 관한 연구

정장한; 도경일; 진승후; 고경진; 구용서

doi:10.7471/ikeee.2021.25.2.376

[국내논문] 높은 홀딩 전압으로 인한 래치업 면역을 갖는 양방향 구조의 ESD 보호회로에 관한 연구
A Study on ESD Protection Circuit with Bidirectional Structure with Latch-up Immunity due to High Holding Voltage 원문보기

전기전자학회논문지 = Journal of IKEEE, v.25 no.2, 2021년, pp.376 - 380

정장한 (Dept. of Electronics Engineering, Dankook University) , 도경일 (Dept. of Electronics Engineering, Dankook University) , 진승후 (Dept. of Electronics Engineering, Dankook University) , 고경진 (Dept. of Electronics Engineering, Dankook University) , 구용서 (Dept. of Electronics Engineering, Dankook University)

초록
AI-Helper

본 논문에서는 일반적인 SCR의 구조를 개선하여 높은 홀딩 전압으로 인한 래치 업면역 특성을 가지는 새로운 ESD 보호회로를 제안한다. 제안된 ESD회로의 특성검증을 위하여 Synopsys사의 TCAD를 이용하여 시뮬레이션을 진행하였으며, 기존 ESD 보호회로와 비교하여 제시하였다. 또한 설계변수 D1을 이용하여 전기적 특성의 변화를 검증하였다. 시뮬레이션 수행 결과 제안된 ESD 보호회로는 기존의 ESD 보호회로에 비해 높은 홀딩 전압특성과 양방향 방전특성을 확인하였다. 또한, Samsung의 0.13um BCD 공정을 이용하여 설계 후 TLP 측정을 통해 전기적 특성을 검증하였다. 이러한 과정을 통해 본 논문에서 제안된 ESD 보호회로 설계변수의 최적화를 진행하였고 향상된 홀딩 전압으로 래치 업 면역을 갖는다는 점에서 고전압 어플리케이션에 적용하기에 매우 적합함을 검증하였다.

Abstract ▼ AI-Helper

In this paper, we propose a novel ESD protection device with Latch-up immunity properties due to high holding voltages by improving the structure of a typical SCR. To verify the characteristics of the proposed ESD circuit, simulations were conducted using Synopsys TCAD and presented compared to existing ESD protection circuits. Furthermore, the variation of electrical properties was verified using the design variable D1. Simulation results confirm that the proposed ESD protective circuit has higher holding voltage properties and bidirectional discharge properties compared to conventional ESD protective circuits. We validate the electrical properties with post-design TLP measurements using Samsung's 0.13um BCD process. And we verify that the proposed ESD protection circuit in this paper is well suited for high voltage applications in that it has a latch-up immunity due to improved holding voltage through optimization of design variables.

주제어

표/그림 (7)

그림 Fig. 1. Structure of DDSCR(Dual-Direction SCR). 그림 1. DDSCR의 단면도
그림 Fig. 2. Structure of proposed ESD protection circuit. 그림 2. 제안된 ESD 보호회로의 단면도
그림 Fig. 3. TCAD Simulation of proposed ESD protection circuit. 그림 3. 제안된 ESD보호회로의 TCAD 시뮬레이션
그림 Fig. 4. Simulated DC I-V characteristics of typical dual-SCR and proposed protection circuit. 그림 4. 일반적인 dual-SCR과 제안된 보호회로의 시뮬레이션 DC I-V 특성
그림 Fig. 5. Design variable D1 of the proposed protected circuit. 그림 5. 제안된 보호회로의 설계변수 D1
그림 Fig. 6. I-V characteristics according to D1(design variable) of the proposed ESD protection circuit. 그림 6. 제안된 ESD 보호회로의 설계변수 D1에 따른 I-V 특성 측정 결과
표 Table 1. TLP measurement results according to design variable D1. 표 1. 설계변수 D1에 따른 TLP 측정결과

참고문헌 (6)

Albert Z. H. Wang, "On-Chip ESD Protection for Integrated Circuits 2nd ed," Springer, 2002.
M. D. Ker and C. C. Yen, "Investigation and Design of On-Chip Power-Rail ESD Clamp Circuits Without Suffering Latch up-Like Failure During System-Level ESD Test," IEEE J.Solid-State Circuits, vol.43, no.11, pp.2533-2545. 2008. DOI: 10.1109/JSSC.2008.2005451

상세보기
O. Quittard, Z. Mrcarica, F. Blanc, G. Notermans, T. Smedes, and H.van Zwol, "ESD protection for high-voltage CMOS technologies," in Proc. EOS/ESD Symp., pp.77-86. 2006.
K. D Kim "A Study on the Novel SCR Nano ESD Protection Device Design and Fabrication," j.inst.Korean.electr.electron.eng, vol.9, no.2, pp.83-91, 2005. DOI: 10.7471/ikeee.2017.21.3.234

원문보기 상세보기
R. G. Wagner, J. Soden and C. F. Hawkins, "Extend and Cost of EOS/ ESD Damage in an IC Manufacturing Process," in Proc. of the 15th EOS/ESD Symp., pp.49-55, 1993. DOI: 10.7471/ikeee.2015.19.2.265

원문보기 상세보기
R. G. Wagner, J. Soden and C. F. Hawkins, "Extend and Cost of EOS/ESD Damage in an IC Manufacturing Process," in Proc. of the 15th EOS/ESD Symp., pp.49-55, 1993. DOI: 10.7471/ikeee.2016.20.3.295

원문보기 상세보기

내보내기 구분	파일저장 인쇄 메일전송
구성항목	기본정보 상세정보 관리번호, 논문명, 저널/프로시딩명, 저자 , 발행년, 권, 호, 시작페이지, 끝페이지, 발행기관 관리번호, 논문명, 대등논문명, 저자 , 저널/프로시딩명, 발행기관, 발행년, 발행언어, 권, 호, 시작페이지, 끝페이지, ISBN, ISSN, 주제분야, 키워드, 초록(한글), 초록(영문), 저자(소속기관)
저장형식	Text(ASCII format) Excel format RefWorks Direct Export RIS format (for Reference Manager, ProCite, EndNote), Scholar's Aids, Mendeley
메일정보	받는사람 (필수) @ 보내는사람 (선택) @ 제목 내용 KISTI 검색결과 이메일 서비스
안내	총 건의 자료가 검색되었습니다. 다운받으실 자료의 인덱스를 입력하세요. (1-10,000) 검색결과의 순서대로 최대 10,000건 까지 다운로드가 가능합니다. 데이타가 많을 경우 속도가 느려질 수 있습니다.(최대 2~3분 소요) 다운로드 파일은 UTF-8 형태로 저장됩니다. 파일의 내용이 제대로 보이지 않을실 때는 웹브라우저 상단의 보기 -> 인코딩 -> 자동선택 여부를 확인하십시오. ~ Text(ASCII format) Excel format

연합인증