[논문]1.5V 256kb eFlash 메모리 IP용 저면적 DC-DC Converter 설계

김영희; 김홍주; 하판봉

doi:10.17661/jkiiect.2022.15.2.144

1.5V 256kb eFlash 메모리 IP용 저면적 DC-DC Converter 설계
Design of Low-Area DC-DC Converter for 1.5V 256kb eFlash Memory IPs 원문보기

한국정보전자통신기술학회논문지 = Journal of Korea institute of information, electronics, and communication technology, v.15 no.2, 2022년, pp.144 - 151

김영희 (Department of Electronic Engineering, Changwon National University) , 김홍주 (Department of Electronic Engineering, Changwon National University) , 하판봉 (Department of Electronic Engineering, Changwon National University)

초록
AI-Helper

본 논문에서는 배터리 응용을 위해 저면적 DC-DC 변환기를 갖는 1.5V 256kb eFlash 메모리 IP를 설계하였다. 저면적 DC-DC 변환기 설계를 위해서 본 논문에서는 단위 전하펌프 회로에서 펌핑 노드의 전압을 VIN 전압으로 프리차징해주는 회로인 크로스-커플드 (cross-coupled) 5V NMOS 트랜지스터 대신 5V NMOS 프리차징 트랜지스터를 사용하였고, 펌핑 노드의 부스팅된 전압을 VOUT 노드로 전달해주는 트랜지스터로 5V 크로스-커플드 PMOS 트랜지스터를 사용하였다. 한편 5V NMOS 프리차징 트랜지스터의 게이트 노드는 부스트-클록 발생기 회로를 이용하여 VIN 전압과 VIN+VDD 전압으로 스윙하도록 하였다. 그리고 펌핑 커패시터의 한쪽 노드인 클록 신호를 작은 링 발진 (ring oscillation) 주기 동안 full VDD로 스윙하기 위해 각 단위 전하펌프 회로마다 로컬 인버터 (local inverter)를 추가하였다. 그리고 지우기 모드 (erase mode)와 프로그램 모드 (program mode)에서 빠져나와 대기 (stand-by) 상태가 될 때 부스팅된 전압을 VDD 전압으로 프리차징해주는 회로를 사용하는 대신 HV (High-Voltage) NMOS 트랜지스터를 사용하여 VDD 전압으로 프리차징 하였다. 이와같이 제안된 회로를 DC-DC 변환기 회로에 적용하므로 256kb eFLASH IP의 레이아웃 면적은 기존 DC-DC 변환기 회로를 사용한 경우보다 6.5% 정도 줄였다.

Abstract ▼ AI-Helper

In this paper, a 1.5V 256kb eFlash memory IP with low area DC-DC converter is designed for battery application. Therefore, in this paper, 5V NMOS precharging transistor is used instead of cross-coupled 5V NMOS transistor, which is a circuit that precharges the voltage of the pumping node to VIN voltage in the unit charge pump circuit for the design of a low-area DC-DC converter. A 5V cross-coupled PMOS transistor is used as a transistor that transfers the boosted voltage to the VOUT node. In addition, the gate node of the 5V NMOS precharging transistor is made to swing between VIN voltage and VIN+VDD voltage using a boost-clock generator. Furthermore, to swing the clock signal, which is one node of the pumping capacitor, to full VDD during a small ring oscillation period in the multi-stage charge pump circuit, a local inverter is added to each unit charge pump circuit. And when exiting from erase mode and program mode and staying at stand-by state, HV NMOS transistor is used to precharge to VDD voltage instead of using a circuit that precharges the boosted voltage to VDD voltage. Since the proposed circuit is applied to the DC-DC converter circuit, the layout area of the 256kb eFLASH memory IP is reduced by about 6.5% compared to the case of using the conventional DC-DC converter circuit.

주제어

표/그림 (10)

그림 그림 1. Dickson 전하펌프 회로[7]. Fig. 1. Dickson charge pump circuit[7].
표 표 1. 256kb EEPROM IP의 주요 특징. Table 1. Major specifications of 256kb EEPROM IP.
표 표 2. 동작 모드별 eFlash 셀의 바이어스 조건. Table 2. Bias conditions of an eFlash cell according to the operation modes.
표 표 3. 동작모드별 전하펌프 회로의 목표전압. Table 3. Target voltage of charge pump circuit according to operation modes.
그림 그림 2. 기존의 cross-coupled 전하펌프 회로[5]. Fig. 2. Conventional cross-coupled charge pump circuit[5].
그림 그림 3. VOUT 프리차징 회로. Fig. 3. VOUT precharging circuit.
그림 그림 4. 제안된 단위 전하펌프 회로. Fig. 4. Proposed unit charge pump circuit: (a) circuit and (b) timing diagram in the steady state.
그림 그림 5. 대기 모드로 진입할 때 전하펌프 회로에서 노드 전압 파형. Fig. 5. Node voltage waveform in a charge pump circuit when entering standby mode.
그림 그림 6. 제안된 전하펌프 회로를 사용하여 설계된 1.5V 256kb eFlash 메모리 IP의 레이아웃 이미지. Fig. 6. Layout image of a 1.5V 256kb eFlash memory IP designed using the proposed charge pump circuit.
표 표 4. Slow 모의실험 조건에서 oscillation 주기에 따른 전하펌프 회로의 펌핑전류 모의실험 결과. Table 4. Simulation results of the pumping current of the charge pump circuit according to the oscillation periods under the slow simulation conditions.

AI 본문요약
AI-Helper

가설 설정

로컬 인버터를 사용하지 않은 기존 전하펌핑 회로는 표 4에서 보는 바와 같이 15㎂의 펌핑전류를 만족시키기 위해 60ns의 링 발진 주기로 설계를 하였다. 반면 제안된 전하펌프 회로는 15㎂의 펌핑전류를 만족시키기는 링 발진 주기는 30ns이므로 Tosc=30ns로 정하였다. 이때 기존의 펌핑 커패시터 사이즈는 25㎛/11.

제안 방법

5V NMOS 프리차징 트랜지스터의 게이트 노드는 부스트-클록 발생기 회로를 이용하여 VIN 전압과 VIN+VDD 전압으로 스윙하는 부스팅 NMOS 게이트 전압을 사용하였다. 그리고 다단계 (multi-stage) VPP 전하펌프 회로의 각 단위 전하펌프 회로마다 로컬 인버터를 추가하여 작은 링 발진 (ring oscillation) 주기 동안 펌핑 커패시터의 한쪽 노드인 클럭 신호를 full VDD 전압으로 스윙하기 위해 로컬 인버터(local inverter)를 추가하였다. 그리고 지우기 모드와 프로그램 모드에서 빠져나와 대기 상태가 될 때 부스팅된 전압을 VIN 전압으로 프리차징해주는 회로 대신 HV (High-Voltage) NMOS 트랜지스터를 사용하였다.
5V NMOS 프리차징 트랜지스터의 게이트 노드 (N23과 N24)는 부스트-클록 발생기 (MN23, MN23, MC23과 MC24)를 이용하여 그림 4(b)에서 보는 바와 같이 VIN 전압과 VIN+VDD 전압으로 스위칭하는 부스팅 게이트 클록을 사용하였다. 그리고 단위 전하펌프 회로에서 펌핑 커패시터 (MC21과 MC22)의 한쪽 노드인 CLK1b와 CLK2b를 full VDD로 스윙하기 위해 각 단위 전하펌프 회로마다 로컬 인버터 (INV21과 INV22)를 추가하였다.
5V 256kb eFlash IP를 설계하였다. 설계된 eFlash IP는 앞에서 언급된 제안된 회로를 DC-DC 변환기 회로의 VPP, VPPL (Inhibit voltage)과 VRD (Read voltage) 전하펌프 회로에 적용하였다. 새롭게 제안된 DC-DC 변환기 회로를 사용한 256kb eFlash IP의 레이아웃 면적은 0.
1V) 전압으로 스위칭하면서 N1과, N2 노드와 VOUT 노드전압을 VIN 전압으로 프리차징 시켜주는 회로 (MP7, MP8, MP9, MP10, MP11, MP12, MN3, MN4와 MN11)에 사용된 NMOS와 PMOS 소자는 모두 HV 소자를 사용하므로 전하펌프 회로의 레이아웃 면적이 큰 단점이 있다. 전하펌프 회로의 레이아웃 면적이 커지는 단점을 해결하기 위해서 본 논문에서는 그림 4(a)의 단위 전하펌프 회로에서 5V NMOS 트랜지스터(MN21과 MN22)의 게이트 노드 (N23과 N24)와 각 단위 전하펌프의 출력 노드 (VOUT) 전압을 VIN 전압으로 프리차징해주는 회로를 HV PMOS 트랜지스터와 HV NMOS 트랜지스터가 포함된 프리차징 회로를 사용하는 대신 HV NMOS 트랜지스터 하나로 대체하였다. 이렇게 수정된 단위 전하펌프 회로를 VPP, VPPL와 VRD 전하펌프 회로에 동일하게 적용하였다.
그리고 지우기 모드와 프로그램 모드에서 빠져나와 대기 상태가 될 때 부스팅된 전압을 VIN 전압으로 프리차징해주는 회로를 사용하는 대신 HV NMOS 트랜지스터를 사용하였다. 한편 프로그램 모드나 지우기 모드에서 대기 모드로 진입할 때 각각의 단에 있는 단위 전하펌프 회로의 펌핑노드, 입력전압인 VIN, 출력 전압인 VOUT 노드의 전압을 VDD로 프리차징 시키므로 5V MOS 소자의 신뢰성에 문제가 없도록 하였다.

대상 데이터

1.5V ± 10%의 단일 파워 VDD를 사용하였으며, eFlash IP관련 기본 동작 모드인 읽기 모드 (read mode), 페이지 지우기 모드 (page erase mode), 페이지 버퍼 로드 모드(page buffer load mode), 페이지 프로그램 모드(page program mode)를 지원하고 있다.
그래서 본 논문에서 제안된 그림 4(a)의 전하펌프 회로는 그림 2의 단위 전하펌프 회로에서 펌핑 노드의 전압을 VIN 전압으로 프리차징해주는 회로에 사용되는 크로스-커플드 5V NMOS 트랜지스터 대신 5V NMOS 프리차징 트랜지스터 (MN21과 MN22)를 사용하였고, 펌핑 노드의 부스팅된 전압을 VOUT 노드로 전달해주는 트랜지스터로 5V 크로스-커플드 PMOS 트랜지스터 (MP21과 MP22)를 사용하였다. 5V NMOS 프리차징 트랜지스터의 게이트 노드 (N23과 N24)는 부스트-클록 발생기 (MN23, MN23, MC23과 MC24)를 이용하여 그림 4(b)에서 보는 바와 같이 VIN 전압과 VIN+VDD 전압으로 스위칭하는 부스팅 게이트 클록을 사용하였다. 그리고 단위 전하펌프 회로에서 펌핑 커패시터 (MC21과 MC22)의 한쪽 노드인 CLK1b와 CLK2b를 full VDD로 스윙하기 위해 각 단위 전하펌프 회로마다 로컬 인버터 (INV21과 INV22)를 추가하였다.
그래서 본 논문에서는 단위 전하펌프 회로에서 펌핑 노드의 전압을 VIN 전압으로 프리차징해주는 회로에 5V NMOS 프리차징 트랜지스터를 사용하였고, 펌핑 노드의 부스팅된 전압을 VOUT 노드로 전달해주는 트랜지스터로 5V 크로스-커플드 PMOS 트랜지스터를 사용하였다. 5V NMOS 프리차징 트랜지스터의 게이트 노드는 부스트-클록 발생기를 이용하여 VIN 전압과 VIN+VDD 전압으로 스위칭하는 부스팅 게이트 클록을 사용하였다. 그리고 단위 전하펌프 회로에서 펌핑 커패시터의 한쪽 노드인 클록 신호를 작은 링 발진 주기 동안 full VDD로 스윙하기 위해 로컬 인버터를 추가하였다.
그래서 본 논문에서 제안된 그림 4(a)의 전하펌프 회로는 그림 2의 단위 전하펌프 회로에서 펌핑 노드의 전압을 VIN 전압으로 프리차징해주는 회로에 사용되는 크로스-커플드 5V NMOS 트랜지스터 대신 5V NMOS 프리차징 트랜지스터 (MN21과 MN22)를 사용하였고, 펌핑 노드의 부스팅된 전압을 VOUT 노드로 전달해주는 트랜지스터로 5V 크로스-커플드 PMOS 트랜지스터 (MP21과 MP22)를 사용하였다. 5V NMOS 프리차징 트랜지스터의 게이트 노드 (N23과 N24)는 부스트-클록 발생기 (MN23, MN23, MC23과 MC24)를 이용하여 그림 4(b)에서 보는 바와 같이 VIN 전압과 VIN+VDD 전압으로 스위칭하는 부스팅 게이트 클록을 사용하였다.
그래서 본 논문에서 제안된 단위 전하펌프 회로는 펌핑 노드의 전압을 VIN 전압으로 프리차징해 주는 회로에 사용되는 크로스-커플드 5V NMOS 트랜지스터 대신 게이트 전압을 부스팅시켜 ON시키는 5V NMOS 프리차징 트랜지스터를 사용하였고, 펌핑 노드의 부스팅된 전압을 VOUT 노드로 전달해주는 트랜지스터로 5V 크로스-커플드 PMOS 트랜지스터를 사용하였다. 5V NMOS 프리차징 트랜지스터의 게이트 노드는 부스트-클록 발생기 회로를 이용하여 VIN 전압과 VIN+VDD 전압으로 스윙하는 부스팅 NMOS 게이트 전압을 사용하였다.
그래서 본 논문에서는 단위 전하펌프 회로에서 펌핑 노드의 전압을 VIN 전압으로 프리차징해주는 회로에 5V NMOS 프리차징 트랜지스터를 사용하였고, 펌핑 노드의 부스팅된 전압을 VOUT 노드로 전달해주는 트랜지스터로 5V 크로스-커플드 PMOS 트랜지스터를 사용하였다. 5V NMOS 프리차징 트랜지스터의 게이트 노드는 부스트-클록 발생기를 이용하여 VIN 전압과 VIN+VDD 전압으로 스위칭하는 부스팅 게이트 클록을 사용하였다.
그리고 다단계 (multi-stage) VPP 전하펌프 회로의 각 단위 전하펌프 회로마다 로컬 인버터를 추가하여 작은 링 발진 (ring oscillation) 주기 동안 펌핑 커패시터의 한쪽 노드인 클럭 신호를 full VDD 전압으로 스윙하기 위해 로컬 인버터(local inverter)를 추가하였다. 그리고 지우기 모드와 프로그램 모드에서 빠져나와 대기 상태가 될 때 부스팅된 전압을 VIN 전압으로 프리차징해주는 회로 대신 HV (High-Voltage) NMOS 트랜지스터를 사용하였다. 배터리 응용을 위해 0.
그리고 단위 전하펌프 회로에서 펌핑 커패시터의 한쪽 노드인 클록 신호를 작은 링 발진 주기 동안 full VDD로 스윙하기 위해 로컬 인버터를 추가하였다. 그리고 지우기 모드와 프로그램 모드에서 빠져나와 대기 상태가 될 때 부스팅된 전압을 VIN 전압으로 프리차징해주는 회로를 사용하는 대신 HV NMOS 트랜지스터를 사용하였다. 한편 프로그램 모드나 지우기 모드에서 대기 모드로 진입할 때 각각의 단에 있는 단위 전하펌프 회로의 펌핑노드, 입력전압인 VIN, 출력 전압인 VOUT 노드의 전압을 VDD로 프리차징 시키므로 5V MOS 소자의 신뢰성에 문제가 없도록 하였다.
그리고 지우기 모드와 프로그램 모드에서 빠져나와 대기 상태가 될 때 부스팅된 전압을 VIN 전압으로 프리차징해주는 회로 대신 HV (High-Voltage) NMOS 트랜지스터를 사용하였다. 배터리 응용을 위해 0.13㎛ eFlash 공정을 사용하여 1.5V 256kb eFlash IP를 설계하였다. 설계된 eFlash IP는 앞에서 언급된 제안된 회로를 DC-DC 변환기 회로의 VPP, VPPL (Inhibit voltage)과 VRD (Read voltage) 전하펌프 회로에 적용하였다.

성능/효과

0.13㎛ eFlash 공정을 사용해서 VPP, VPPL와 VRD 전하펌프 회로에 제안된 단위 전하펌프 회로를 적용한 256kb eFlash IP의 레이아웃 사이즈는 0.7493㎟로 기존 DC-DC 변혼기의 레이아웃 면적 대비 6.5% 정도 줄였다.
0.13㎛ eFlash 공정을 사용해서 설계된 1.5V 256kb eFlash IP의 레이아웃 면적은 기존 eFlash IP인 0.8014㎟에서 0.7493㎟로 레이아웃 면적을 6.5% 정도 줄였다. 그림 6은 제안된 전하펌프 회로를 사용하여 설계된 1.
설계된 eFlash IP는 앞에서 언급된 제안된 회로를 DC-DC 변환기 회로의 VPP, VPPL (Inhibit voltage)과 VRD (Read voltage) 전하펌프 회로에 적용하였다. 새롭게 제안된 DC-DC 변환기 회로를 사용한 256kb eFlash IP의 레이아웃 면적은 0.7493㎟로 기존 DC-DC 변환기 회로를 사용했을 때 256kb eFlash IP의 레이아웃 면적인 0.8014㎟보다 레이아웃 면적을 6.5% 정도 줄였다.

참고문헌 (9)

S. Kawai, A. Hosogane, S. Kuge, T. Abe, K. Hashimoto, T. Oishi, N. Tsuji, and K. Sakakibara, "An 8kb EEPROM-Emulation Data FLASH Module for Automotive MCU," IEEE International Solid-State Circuits Conference , pp. 508-509, 2008.
G. S. Cho, D. H. Kim, J. H. Jang, J. H. Lee, P. B. Ha, and Y. H. Kim, "Design of a Small-Area, Low-Power, and High-Speed 128-kbit EEPROM IP for Touch-Screen Controllers," JKIMICS , vol. 13, no. 12, pp. 2633-2640, 2009.
M. Hatanaka, H. Hidaka, and G. Palumbo, "Value Creation in SOC/MCU Applications by Embedded Non-Volatile Memory Evolutions," Asian Solid-State Circuits Conference, pp. 38-42, Nov. 2007.
Y. H. Kim, H. Park, M. H. Park, P. B. Ha, and Y. H. Kim, "Design of a Fast 256kb EEPROM for MCU", JKIICE, vol. 19, no. 3, pp. 567-574, March 2015.
Y. H. Kim, R. J. Jin and P. B. Ha, "Design of 256kb EEPROM IP Aimed at Battery Applications," JKIIECT , vol. 10, no. 6, pp. 558-569, Dec. 2017.
A. Conte, G. L. Giudice, and G. Palumbo, "A High-Performance very Low-Voltage Current Sense Amplifier for Nonvolatile Memories," IEEE Journal of Solid-State Circuits , vol. 40, no. 2, pp. 507-514, Feb. 2005.

상세보기
J. F. Dickson, "On-Chip High-Voltage Generation in NMOS Integrated Circuits Using an Improved Voltage Multiplier Technique," IEEE Journal of Solid-State Circuits, vol. 11, pp. 374-378, June 1976.

상세보기
Y. H. Kim, J. K. Nam, S. H. Lee, H. J. Park, J. S. Choi, C. S. Park, S. H. Ahn, and J. Y. Chung, "Two-Phase Boosted Voltage Generator for Low-Voltage Giga-bit DRAMs," IEICE Trans. on Electron. , vol. E83-C, pp. 266-269, Feb. 2000.
Gyu-Ho Lim et al., "Charge Pump Design for TFT-LCD Driver IC Using Stack-MIM Capacitor," IEICE Trans. on Electron,, vol. E91-C, no. 6, pp. 928-935, June 2008.

상세보기

저자의 다른 논문 :

표제어: PCR

동의어: Packet Collision Rate

용어 설명 출처 목록 (6)

용어 설명: PCR은 세균 특이성이 있는 primer를 이용하여 적은 수의 세균이 있을지라도 쉽게 검출할 수 있는 유용한 방법이며, 이를 이용하여 구강 내 치면세균막이나 타액에서 직접 세균을 검출할 수 있게 되었다[8].

내보내기 구분	파일저장 인쇄 메일전송
구성항목	기본정보 상세정보 관리번호, 논문명, 저널/프로시딩명, 저자 , 발행년, 권, 호, 시작페이지, 끝페이지, 발행기관 관리번호, 논문명, 대등논문명, 저자 , 저널/프로시딩명, 발행기관, 발행년, 발행언어, 권, 호, 시작페이지, 끝페이지, ISBN, ISSN, 주제분야, 키워드, 초록(한글), 초록(영문), 저자(소속기관)
저장형식	Text(ASCII format) Excel format RefWorks Direct Export RIS format (for Reference Manager, ProCite, EndNote), Scholar's Aids, Mendeley
메일정보	받는사람 (필수) @ 보내는사람 (선택) @ 제목 내용 KISTI 검색결과 이메일 서비스
안내	총 건의 자료가 검색되었습니다. 다운받으실 자료의 인덱스를 입력하세요. (1-10,000) 검색결과의 순서대로 최대 10,000건 까지 다운로드가 가능합니다. 데이타가 많을 경우 속도가 느려질 수 있습니다.(최대 2~3분 소요) 다운로드 파일은 UTF-8 형태로 저장됩니다. 파일의 내용이 제대로 보이지 않을실 때는 웹브라우저 상단의 보기 -> 인코딩 -> 자동선택 여부를 확인하십시오. ~ Text(ASCII format) Excel format

연합인증