최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기한국정보전자통신기술학회논문지 = Journal of Korea institute of information, electronics, and communication technology, v.13 no.1, 2020년, pp.64 - 71
김영희 (Department of Electronic Engineering, Changwon National University) , 김홍주 (Department of Electronic Engineering, Changwon National University) , 하윤규 (Department of Electronic Engineering, Changwon National University) , 하판봉 (Department of Electronic Engineering, Changwon National University)
eFuse OTP memory IP is required to trim the analog circuit of the gate driving chip of the power semiconductor device. Conventional NMOS diode-type eFuse OTP memory cells have a small cell size, but require one more deep N-well (DNW) mask. In this paper, we propose a small PMOS-diode type eFuse OTP ...
* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.
http://www.ti.com/lit/pdf/slyy169.
Y. J. Han et al., "스위치드 커패시터를 이용한 SiC MOSFET용 음전압 게이트 구동 회로," 2017년도 대한전기학회 창립 70주년 기념 하계학술대회 논문집, pp. 12-14, July 2017.
S. H. Kulkarni et al., "A 4kb metal-fuse OTP-ROM macro featuring a 2V programmable $1.37{\mu}m2$ 1T1R bit cell in 32nm high-k metal-gate CMOS," IEEE Journal of Solid-State Circuits, vol. 45, no. 4, pp. 863-868, April 2010.
W. Y. Jung et al, "Design of eFuse OTP Memory with Wide Operating Voltage Range for PMICs," Journal of Semiconductor Technology and Science, vol. 18, no. 1, pp. 115-122, Jan. 2014.
N. Robson et al., "Electrically Programmable Fuse (eFuse): From Memory Redundancy to Autonomic Chips", Proceedings of Custom Integrated Circuits Conference, pp. 799-804, Sep. 2007.
J. H. Lee et al., "Design of an Asynchronous eFuse One-Time Programmable Memory IP of 1 Kilo Bits Based on a Logic Process," JKIICE, vol. 20, no. 2, pp. 306-316, July 2009.
D. H. Kim et al., "Design and measurement of a 1kBit eFuse one-time programmable memory IP based on a BCD process," IEICE Trans. Electron, vol. E93-C, no. 8, pp. 1365-1370, Aug. 2010.
Y. Ren et al., "Design of Logic eFuse OTP Memory IP," JKIICE, vol. 20, no. 2, pp. 317-326, Feb. 2016.
S. H. Lee et al, "Design of an NMOS-Diode eFuse OTP Memory IP for CMOS Image Sensors," JKIICE, vol. 20, no. 2, pp. 306-316, Feb 2016.
M. H. Kim et al., "Design of 5V NMOS-Diode eFuse OTP IP for PMICs," JKIIECT, vol. 10, no. 2, pp. 168-175, April 2017.
H. Park et al., "Design of Small-Area Dual-Port eFuse OTP Memory IP for Power ICs", JKIIECT, vol. 8, no. 4, pp. 310-318, Aug. 2015.
*원문 PDF 파일 및 링크정보가 존재하지 않을 경우 KISTI DDS 시스템에서 제공하는 원문복사서비스를 사용할 수 있습니다.
출판사/학술단체 등이 한시적으로 특별한 프로모션 또는 일정기간 경과 후 접근을 허용하여, 출판사/학술단체 등의 사이트에서 이용 가능한 논문
※ AI-Helper는 부적절한 답변을 할 수 있습니다.