최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기전기전자학회논문지 = Journal of IKEEE, v.26 no.3, 2022년, pp.520 - 523
정승구 (Dept. of Electronics Engineering, Dankook University) , 백승환 (Dept. of Electronics Engineering, Dankook University) , 이병석 (Research Institute for Industrial Technology) , 구용서 (Dept. of Electronics Engineering, Dankook University)
In this paper, an ESD protection device with a simpler structure than the existing ESD protection device is proposed. The proposed new structure operates an additional NPN parasitic bipolar transistor by adding an N+ diffusion region and connecting it to the bridge region, thereby lowering the curre...
Albert Z,H. Wang, On-Chip ESD Protection for Integrated devices 2nd edition Springer, US,2002.
M.-D. Ker and C.-C. Yen, "Investigation and design of on-chip power rail ESD clamp circuits without suffering latchup-like failure during system-level ESD test," IEEE J. Solid-State Circuits, vol.43, no.11, pp.2533-2345, 2008. DOI: 10.1109/JSSC.2008.2005451
Y. Koo, K. Lee, K. Kim, and J. Kwon, "Design of SCRbased ESD protection device for power clamp using deepsubmicron CMOS technology," Microelectron. J., vol.40, no.6, pp.1007-1012, 2009. DOI: 10.1016/j.mejo.2009.01.001
R. G. Wagner, J. Soden, and C. F. Hawkins, "Extend and cost of EOS/ESD damage in an IC manufacturing process," in Proc. EOS/ESD Symp., pp.49-55, 1993.
M.-D. Ker and C.-C. Yen, "Investigation and design of on-chip powerrail ESD clamp circuits without suffering latchup-like failure during systemlevel ESD test," IEEE J. Solid-State Circuits, vol.43, no.11, pp.2533-2545, 2008. DOI: 10.1109/JSSC.2008.2005451
해당 논문의 주제분야에서 활용도가 높은 상위 5개 콘텐츠를 보여줍니다.
더보기 버튼을 클릭하시면 더 많은 관련자료를 살펴볼 수 있습니다.
*원문 PDF 파일 및 링크정보가 존재하지 않을 경우 KISTI DDS 시스템에서 제공하는 원문복사서비스를 사용할 수 있습니다.
오픈액세스 학술지에 출판된 논문
※ AI-Helper는 부적절한 답변을 할 수 있습니다.